JPH04306746A - 記憶装置の記憶素子アクセス方式 - Google Patents
記憶装置の記憶素子アクセス方式Info
- Publication number
- JPH04306746A JPH04306746A JP13174291A JP13174291A JPH04306746A JP H04306746 A JPH04306746 A JP H04306746A JP 13174291 A JP13174291 A JP 13174291A JP 13174291 A JP13174291 A JP 13174291A JP H04306746 A JPH04306746 A JP H04306746A
- Authority
- JP
- Japan
- Prior art keywords
- storage element
- data
- storage
- access
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 17
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Image Input (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、記憶装置に関し、特に
、記憶素子アクセス方式に関する。
、記憶素子アクセス方式に関する。
【０００２】
【従来の技術】記憶装置は、一定方向にのみアドレスし
、一定量のデータを一括してアクセスする方式となって
いる。たとえば、図２（Ａ）に示されるように、記憶素
子１０上のデータを記憶素子２０に回転して格納する場
合がある。この場合、図２（Ｂ）に示されるように、一
時、記憶装置４０に読み込み、処理７０により一旦、デ
ータを読み出す。それから、回転処理８０により一時記
憶装置５０に回転して格納した後、書き込み処理９０に
より記憶素子２０に格納する方式となっている。
、一定量のデータを一括してアクセスする方式となって
いる。たとえば、図２（Ａ）に示されるように、記憶素
子１０上のデータを記憶素子２０に回転して格納する場
合がある。この場合、図２（Ｂ）に示されるように、一
時、記憶装置４０に読み込み、処理７０により一旦、デ
ータを読み出す。それから、回転処理８０により一時記
憶装置５０に回転して格納した後、書き込み処理９０に
より記憶素子２０に格納する方式となっている。
【０００３】
【発明が解決しようとする課題】このような従来のアク
セス方式には、次のような問題点がある。
セス方式には、次のような問題点がある。
【０００４】従来のアクセス方式は、一定方向のアドレ
スによるアクセスしかできないため、イメージデータの
回転処理などの場合、一旦、データを記憶装置より読み
出した後に回転処理を行い、書き込み処理を行うので、
処理に時間がかかる。
スによるアクセスしかできないため、イメージデータの
回転処理などの場合、一旦、データを記憶装置より読み
出した後に回転処理を行い、書き込み処理を行うので、
処理に時間がかかる。
【０００５】本発明の目的は、このような欠点を除去し
、回転処理などを行う場合、処理時間を短縮できる記憶
装置の記憶素子アクセス方式を提供することにある。
、回転処理などを行う場合、処理時間を短縮できる記憶
装置の記憶素子アクセス方式を提供することにある。
【０００６】
【課題を解決するための手段】本発明は、第１の記憶素
子に格納されているデータを第２の記憶素子に移す記憶
装置の記憶素子アクセス方式において、第１の記憶素子
のデータを第２の記憶素子に移すときに、多方向のアド
レスによるアクセスを行うことを特徴とする。
子に格納されているデータを第２の記憶素子に移す記憶
装置の記憶素子アクセス方式において、第１の記憶素子
のデータを第２の記憶素子に移すときに、多方向のアド
レスによるアクセスを行うことを特徴とする。
【０００７】また、本発明は、第１の記憶素子に格納さ
れているデータを回転して第２の記憶素子に移す記憶装
置の記憶素子アクセス方式において、第１の記憶素子の
データを第２の記憶素子に移すときに、多方向のアドレ
スによるアクセスを行うことを特徴としている。
れているデータを回転して第２の記憶素子に移す記憶装
置の記憶素子アクセス方式において、第１の記憶素子の
データを第２の記憶素子に移すときに、多方向のアドレ
スによるアクセスを行うことを特徴としている。
【０００８】さらに、本発明は、第１の記憶素子に格納
されているデータを回転して第２の記憶素子に移す記憶
装置の記憶素子アクセス方式において、第１の記憶素子
のデータを第２の記憶素子に移すときに、２方向のアド
レスによるアクセスを行うことを特徴としている。
されているデータを回転して第２の記憶素子に移す記憶
装置の記憶素子アクセス方式において、第１の記憶素子
のデータを第２の記憶素子に移すときに、２方向のアド
レスによるアクセスを行うことを特徴としている。
【０００９】
【実施例】次に、本発明の実施例について、図面を参照
して説明する。
して説明する。
【００１０】図１は、本発明の一実施例を示す図である
。本実施例では、図１（Ａ）に示されるように、記憶素
子１０のデータ（図中の黒丸の部分）を回転して、記憶
素子２０に格納する。
。本実施例では、図１（Ａ）に示されるように、記憶素
子１０のデータ（図中の黒丸の部分）を回転して、記憶
素子２０に格納する。
【００１１】記憶素子１０のデータを回転する場合、図
１（Ｂ）に示されるように、記憶素子１０のアクセス装
置３０−１は、記憶素子１０のデータを方向Ｂのアドレ
スにより読み出す。アクセス装置３０−１により読み出
された、方向Ｂのアドレスは、記憶素子２０のアクセス
装置３０−２に送られる。
１（Ｂ）に示されるように、記憶素子１０のアクセス装
置３０−１は、記憶素子１０のデータを方向Ｂのアドレ
スにより読み出す。アクセス装置３０−１により読み出
された、方向Ｂのアドレスは、記憶素子２０のアクセス
装置３０−２に送られる。
【００１２】アクセス装置３０−２は、アクセス装置３
０−１からのアドレスを用いて、方向Ａで書き込む。こ
れにより、記憶素子１のデータを記憶素子２に回転して
格納するとき、アクセス装置３により記憶素子１のデー
タを方向２のアドレスにより読み出すことで、回転した
データを取り出すことができ、アクセス装置３により記
憶素子２に方向１のアドレスにより書き込むことで回転
したデータを書き込むことができる。
０−１からのアドレスを用いて、方向Ａで書き込む。こ
れにより、記憶素子１のデータを記憶素子２に回転して
格納するとき、アクセス装置３により記憶素子１のデー
タを方向２のアドレスにより読み出すことで、回転した
データを取り出すことができ、アクセス装置３により記
憶素子２に方向１のアドレスにより書き込むことで回転
したデータを書き込むことができる。
【００１３】このように、本実施例の記憶装置は、多方
向のアドレスによるアクセスを行う記憶素子アクセスを
装置を備えている。
向のアドレスによるアクセスを行う記憶素子アクセスを
装置を備えている。
【００１４】これにより、本実施例は、記憶素子のデー
タを回転して別の記憶素子に格納する。
タを回転して別の記憶素子に格納する。
【００１５】
【発明の効果】以上説明したように、本発明は、多方向
のアドレスにより記憶素子上のデータをアクセスできる
ので、イメージデータの回転処理などにおいて記憶素子
より読み出す時点で回転処理が行えるため、処理時間が
短縮できるという効果を有する。
のアドレスにより記憶素子上のデータをアクセスできる
ので、イメージデータの回転処理などにおいて記憶素子
より読み出す時点で回転処理が行えるため、処理時間が
短縮できるという効果を有する。
【図１】本発明の一実施例を示す図である。
【図２】従来の記憶装置の記憶素子アクセス方式の一例
を示す図である。
を示す図である。
１０，２０ 記憶素子
３０，６０ アクセス装置
４０，５０ 一時記憶装置
７０ 読み出し処理
８０ 回転処理
９０ 書き込み処理
Claims (3)
- 【請求項１】第１の記憶素子に格納されているデータを
第２の記憶素子に移す記憶装置の記憶素子アクセス方式
において、第１の記憶素子のデータを第２の記憶素子に
移すときに、多方向のアドレスによるアクセスを行うこ
とを特徴とする記憶装置の記憶素子アクセス方式。 - 【請求項２】第１の記憶素子に格納されているデータを
回転して第２の記憶素子に移す記憶装置の記憶素子アク
セス方式において、第１の記憶素子のデータを第２の記
憶素子に移すときに、多方向のアドレスによるアクセス
を行うことを特徴とする記憶装置の記憶素子アクセス方
式。 - 【請求項３】第１の記憶素子に格納されているデータを
回転して第２の記憶素子に移す記憶装置の記憶素子アク
セス方式において、第１の記憶素子のデータを第２の記
憶素子に移すときに、２方向のアドレスによるアクセス
を行うことを特徴とする記憶装置の記憶素子アクセス方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13174291A JPH04306746A (ja) | 1991-04-03 | 1991-04-03 | 記憶装置の記憶素子アクセス方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13174291A JPH04306746A (ja) | 1991-04-03 | 1991-04-03 | 記憶装置の記憶素子アクセス方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04306746A true JPH04306746A (ja) | 1992-10-29 |
Family
ID=15065134
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13174291A Pending JPH04306746A (ja) | 1991-04-03 | 1991-04-03 | 記憶装置の記憶素子アクセス方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04306746A (ja) |
-
1991
- 1991-04-03 JP JP13174291A patent/JPH04306746A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01283676A (ja) | ウインドウ画像データの読出処理方式 | |
| JPS647393Y2 (ja) | ||
| JPS59197946A (ja) | メモリ装置 | |
| JP2964504B2 (ja) | 文書処理装置 | |
| JP2876488B2 (ja) | 半導体ファイルメモリ装置 | |
| JPS6243737A (ja) | 割り込み制御方式 | |
| JPS6244352B2 (ja) | ||
| JPS62194580A (ja) | 高速画像処理回路 | |
| JPS602703B2 (ja) | 記憶装置リ−ド／ライト処理方式 | |
| JPS6222165A (ja) | 主記憶装置アクセス制御方式 | |
| JPS6141023B2 (ja) | ||
| JPS62241057A (ja) | 入出力処理高速化回路 | |
| JPH03245220A (ja) | 半導体記憶装置 | |
| JPH03271859A (ja) | 情報処理装置 | |
| JPS6121542A (ja) | デ−タ転送装置 | |
| JPH0353318A (ja) | ２ポートメモリ | |
| JPH03144779A (ja) | 画像処理システム | |
| JPS63181051A (ja) | バツフアリング方式 | |
| JPS61289446A (ja) | ハ−ドウエアスタツク制御方式 | |
| JPS63171500A (ja) | 記憶装置 | |
| JPS63157255A (ja) | 情報処理装置 | |
| JPH02257344A (ja) | キャッシュ・メインメモリ制御回路 | |
| JPS60218146A (ja) | 記憶装置アドレス制御方式 | |
| JPS62130438A (ja) | メモリアクセス方式 | |
| JPS61128287A (ja) | 文字表示制御方式 |