JPS62197080U - - Google Patents
Info
- Publication number
- JPS62197080U JPS62197080U JP8669186U JP8669186U JPS62197080U JP S62197080 U JPS62197080 U JP S62197080U JP 8669186 U JP8669186 U JP 8669186U JP 8669186 U JP8669186 U JP 8669186U JP S62197080 U JPS62197080 U JP S62197080U
- Authority
- JP
- Japan
- Prior art keywords
- input terminal
- output
- integrated circuit
- tri
- cmo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Tests Of Electronic Circuits (AREA)
- Logic Circuits (AREA)
Description
第１図は本考案によるＣＭＯＳ集積回路の一実
施例の説明図、第２図は従来のＣＭＯＳ集積回路
の説明図、第３図はＣＭＯＳの試験時の説明図で
ある。 １……ＣＭＯＳ、７……トライステート出力バ
ツフア、８……イネーブル端子。
施例の説明図、第２図は従来のＣＭＯＳ集積回路
の説明図、第３図はＣＭＯＳの試験時の説明図で
ある。 １……ＣＭＯＳ、７……トライステート出力バ
ツフア、８……イネーブル端子。
Claims (1)
- 出力部において、動作時入力端子の他に試験用
の出力イネーブル入力端子を有するトライステー
ト出力バツフアを備えたことを特徴とするＣＭＯ
Ｓ集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8669186U JPS62197080U (ja) | 1986-06-06 | 1986-06-06 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8669186U JPS62197080U (ja) | 1986-06-06 | 1986-06-06 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62197080U true JPS62197080U (ja) | 1987-12-15 |
Family
ID=30943231
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8669186U Pending JPS62197080U (ja) | 1986-06-06 | 1986-06-06 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62197080U (ja) |
-
1986
- 1986-06-06 JP JP8669186U patent/JPS62197080U/ja active Pending