JPS62200872A - 撮像素子出力信号補正装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野］ この発明は、ファクシミリ装置等に用いられているＣＣ
Ｄ等の撮像素子の出力信号を補正するために用いる撮像
素子出力信号補正装置に関する。

し発明の技術的背景］ 従来、撮像素子の出力信号を補正する装置としては、シ
ェーディング補正装置が知られている。

この装置は、ＩＩ像素子へ原稿イメージ等を読取らせる
場合の光源として蛍光灯を用いると、蛍光灯の光強度が
その長さ方向で異なることから、撮像素子の出力信号の
レベルが上記光強度に対応して主走査方向で異なること
になるので、これを補正するためのものである。このよ
うな装置では、通常、白色の原稿を入力する等して、こ
のときに撮像素子から得られる信号のレベルを検出し、
主走査方向の各位置で上記信号のレベルが同一となるよ
うに、撮像素子の出力信号に補正を加えるのである。

［背景技術の問題点］ このようなシェーディング補正装置によると、所定の色
（通常、白色）の原稿等が読取られたときの露光最に対
しては、搬像素子の出力信号が偏差のない信号とされ得
る。しかしながら、撮像素子の主走査方向の各位置の素
子について考えると、この素子が白色から黒色までをリ
ニアリティを持って読取ることは、上記シェーディング
補正のみによっては確保されない。つまり、主走査方向
の各位置の素子のリニアリティに偏差があると、偏差を
有する素子の出力信号に歪みを生じる。このような素子
を含むＷ＆像素子によって読取られる中間調のパターン
は、２値化されると偏差を有する素子の部分に筋を生じ
たり、また、このような素子を含む撮像素子によって写
真等の中間調の画を作成すると、濃度に斑を生じる等の
欠点があった。

このため、高品位の画質が要求される場合には、対応で
きないものであった。

［発明の目的］ 本発明は、上述の従来の撮像素子の出力信号を補正する
装置の欠点に鑑みなされたもので、その目的は、撮像素
子の主走査方向の各位置に対応する出力信号のレベルが
、入力されるイメージの色の光強度とリニアに対応しな
い場合の補正を的確に行うことの可能な、撮像素子出力
補正装置を提供することである。

［発明の概要］ そこで本発明では、本装置を、撮像素子の出力信号をシ
ェーディング補正するシェーディング補正装置の後段に
接続するとともに、上記Ｒ機素子が所定の光強度を有す
るイメージを読取ったときに上記シェーディング補正装
置から出力される出力信号のレベルを上記Ｓ機素子の主
走査方向について同一レベルとするための補正データが
上記主走査方向の各位置に対応して格納された補正デー
タ格納手段と、上記シェーディング補正装置から出力さ
れる出力信号とこの出力信号の原信号が得られる上記撮
像素子の主走査方向の位置に対応する上記補正データ格
納手段内の補正データとに基づき上記撮像素子の主走査
方向の各位置の出力信号に対するリニアリティ補正の演
算を行う演算手段とを具備させて、撮像素子出力補正装
置を構成し上記目的を達成したものである。

［発明の実施例］ 第１図において１はＣＯＤを示す。ＣＣＤ１は、制御回
路２から与えられる続出クロックに同期して、主走査方
向の各位置の素子が読取ったアナログ信号をＡ／Ｄ変換
器３へ出力する。Ａ／Ｄ変換器３は、ＣＣＤＩから出力
される主走査方向の各位置の素子が読取ったアナログ信
号をディジタルデータに変換し、ＲＯＭ４と乗算器５と
に、変換したディジタルデータを与える。制御回路２は
、Ａ／Ｄ変換器３へ変換のタイミング信号を与える。

Ａ／Ｄ変換器３の出力データはＲＯＭ４のアドレス端子
に与えられる。ＲＯＭ４には、アドレスに対応して、シ
ェーディング補正に必要な補正データが格納されている
。例えば、白色等の基準原稿か白色等の搬送路のイメー
ジを、ＣＧＤＩに読取らせたとき、その出力信号のレベ
ルｖＬが、主走査方向に対応して第２図のように変化し
ているものとすれば、全てのレベルｖＬが補正レベル■
Ｌａとなるように、Ｖ、Ｘａ＝■Ｌａの式から得られる
係数ａがＲＯＭ４内に格納されている。そして、Ａ／Ｄ
変換器３の出力データＶ、がアドレスデータとなるから
、小さいアドレスには対応して大きな係数ａのデータが
、また、大きなアドレスには対応して小ざな係数ａが格
納されている。ＲＯＭ４の出力データ（係数ａ）は、Ｒ
ＡＭ６のデータ端子に与えられる。制御回路２は、ＲＡ
Ｍ６に対し、書込みモードと読出しモードとを切換える
Ｒ／Ｗ信号及びアドレスデータを与える。具体的には、
シェーディング補正の基礎となるデータをＲＡＭ６内に
格納するとき、つまり、前述の基準原稿等の入力時には
、Ｒ／Ｗ信号によってＲＡＭ６を書込モードとし、ＣＣ
Ｄ１に与える続出クロックと対応するＣＣＤ１の主走査
方向の所定位置の素子に対応するアドレスデータを出力
する。

次に、シェーディング補正の基礎となるデータをＲＡＭ
６に格納するときの動作を説明する。このときには、前
述の基準原稿等の入力がなされる。

このとき、制御回路２はＲ／Ｗ信号を書込モードとする
。基準原稿が入力されると、ＣＣＤ１から第２図の左端
のレベルを有する信号が出力され、これがディジタル化
されてＡ／Ｄ変換器３から出力される。このとき、制御
回路２は、ＣＣＤ１の主走査方向の左端の素子に対応す
るアドレスデータ（例えばＯ）をＲＡＭ６へ与える。す
ると、ＲＯＭ４からは、上記左端のレベルに対応した係
数ａのデータが出力され、これがＲＡＭ６の上記アドレ
スに書込まれる。次に、制御回路２がＣＣＤ１に続出ク
ロックを与えると、ＣＣＤ１から第２図の左端の次の位
置にあるＣＣＤ１の素子に対応するレベルを有する信号
が出力され、これがディジタル化されてＡ／Ｄ変換器３
から出力される。

このとき、制御回路２は、ＣＣＤ１の主走査方向の左端
の次の素子に対応するアドレスデータ（例えば、１）を
ＲＡＭ６へ与える。すると、ＲＯＭ４からは、上記左端
の次の位置にあるＣＣＤ１の素子より得られたレベルに
対応した係数ａのデータが出力され、これがＲＡＭ６の
上記アドレスに書込まれる。以下、同様の動作が、第２
図の右端の位置にある素子に対応した係数ａのデータが
ＲＡＭ６の対応アドレスに書込まれる迄続けられる。

このようにして、ＲＡＭ６にデータが揃うと、通常の原
稿の読取時のシェーディング補正が可能となる。通常の
原稿が入力されるときには、制御回路２はＲ／Ｗ信号を
続出モードとしてＲＡＭ６へ与える。通常の原稿が入力
されると、制御回路２は、読出クロックをＣＧＤＩに与
え、次々に主走査方向の読取りを行わせる。すると、デ
ィジタル変換された信号が乗算器５へ与えられる。一方
、制御回路２は、読出クロックに対応するＣＣＤ１の所
定位置の素子に対応するアドレスデータをＲＡＭ６へ出
力する。これにより、乗算器５へ与えられているデータ
が得られたＣＣＤ１の素子のシェーディング補正のため
の係数ａがＲＡＭ６から出力されて乗算器５へ与えられ
る。乗算器５は、Ａ／Ｄ変換器３の出力データｖｂと係
数ａとの乗算を行い、■８を得る。ここに、原稿が白色
であれば、Ｖｂ−Ｖ、であり７　■ａ　＝■ＬＡである
。このようにして得られた乗算結果のデータ■８は、除
算器７へ送出され、適当な固定データで除算され、デー
タＢｎとされる。この除算の意味は、乗算だけでは所望
のレベル（後段で処理し易いレベル）とすることが、通
常は困難であるためであり、乗算器５だけで所望のレベ
ルが得られるときには、除算器７は不要である。以上、
シェーディング補正するための、制御回路２、ＲＯＭ４
、乗算器５、ＲＡＭ６、除算器７からなる構成が、シェ
ーディング補正装置１″ｏＯである。

シェーディング補正装ｆｉ１００の後段には、制御回路
２、ざらにはＲＯＭ８、補正データ格納手段であるＲＡ
Ｍ９、演算手段であるＸ。乗器１０から成る撮像素子出
力信号補正装置２００が接続されている。シェーディン
グ補正装２１ｉｏｏの出力は、ＲＯＭ８及びＸ１乗器１
０へ与えられる。制御回路２は、シェーディング補正の
基礎となるデータをＲＡＭ６へ格納しているときと、次
に説明するＣＣＤ１の各素子のりニアリテイを補正する
ためのデータをＲＡＭ９へ格納しているとぎには、ＲＡ
Ｍ９へＲ／Ｗ信号を書込モードとして与えるから、Ｘｏ
乗器１０にＲＡＭ９からデータが与えられず、Ｘ０乗の
演算は行われない。

ＲＯＭ８には、ＣＣＤ１に所定中間調の光強度の原稿を
読取らせたときに、ＣＣＤ１の各素子から出力される信
号のレベルを所定値に揃えるための補正データがアドレ
ス毎に格納されている。具体的には、ＣＣＤ１の各素子
は、白色から黒色までの全ての色の光強度に対して、全
く同様にレベル変換を行うものであることが望ましいが
、素子毎に偏差がある。そこで、本実施例では、所定の
中間調の原稿を入力し、このときにＣＣＤ１の各素子か
ら出力される信号のレベルが不揃いであるとこれを所定
値に揃えて素子ごとの偏差を補正する。この所定値に揃
えるために、本実施例では、Ｘ　乗（０＜Ｘ。）の演算
をすることとし、そのために各素子毎に必要なＸ。を求
める。ＲＯＭ８には、シェーディング補正装ａｉｏｏの
出力のレベル（ディジタルの値）に対応して、その値が
所定値より大であればその大きざに対応して１より小ざ
い値であるＸ。が、その値が所定値より小であればその
小ざざに対応して１より大きい値であるｘｏが、その値
が所定値であれば１であるＸｏが、夫々格納されている
。制御回路２は、ＣＧＤＩに与える続出クロックに対応
するＣＣＤ１の所定位置の素子に対応するアドレスデー
タをＲＡＭ９へ与える。

このため、シェーディング補正のためのデータがＲＡＭ
６内に格納された債、上記中間調の原稿が入力されると
、シェーディング補正装置１００からは、シェーディン
グ補正された上記原稿に対応するデータがＣＣＤ１の各
素子毎に出力される。

制御回路２はＲＡＭ９に、シェーディング補正装置１０
０の出力データの元となったＣＣＤ１の素子に対応する
アドレスデータを与えるから、ＲＡＭ９には、上記素子
の偏差を補正するためのＸｎ乗の演算に必要なデータＸ
。が、ＲＯＭ８から出力されて与えられ、書込まれるこ
とになる。

このようなシェーディング補正装置１００の後段に、蹟
像素子出力信号補正装ｊｆｉ２００が接続されたファク
シミリ装置の要部の動作を、通常の原稿が入力された場
合について説明する。既に、ＲＡＭ６．９へ必要なデー
タの書込みが行われているものとする。

今、入力される原稿の所定の１ラインの濃度が第３図（
ａ）に示すように変化しているものとするにのような１
ラインについてＣＣＤ１によって読取が行われると、蛍
光灯によるシェーディングの結果、ＣＣＤ１の主走査方
向の両端のレベルが低い出力信号が得られる（第３図（
ｂ））。このような出力信号がシェーディング補正装置
１００を通過すると、係数ａがＣＣＤ１の各素子毎に掛
けられて、ＣＣＤＩの主走査方向の両端のレベルが高く
され、シェーディング補正される（第３図（Ｃ））。

しかし、このシェーディング補正後の出力データには、
ＣＣＤ１の各素子毎のりニアリテイの偏差から生じるレ
ベルの上下変動が、白色部分を除き、みられる。白色部
分のレベルの上下変動は、既にシェーディング補正時に
除去されている。＠像素子出力信号補正装置２００では
、制御回路２がＲＡＭ９へＲ／Ｗ信号を続出モードとし
て出力し、シェーディング補正装置１００の出力データ
の元となったＣＣＤＩの素子に対応するアドレスデータ
を、続出クロックと対応させて、ＲＡＭ９へ与える。

このため、Ｘｏ乗器１０へは、シェーディング補正装置
１００の出力データＢｎと、ＲＡＭの出力データＸｎと
が与えられ、ｘｏ乗器１０は、（Ｂｎ／Ａ）　Ｘｎの演
算を行う。ここに、Ａは、最大露光のとき（白色原稿等
の入力時）にシェーディング補正装置１００から出力さ
れるデータである。このようにして、ＣＣＤ１の各素子
のりニアリテイの補正がなされ、最終的な出力データと
しては、１ライン全ての位置において、白色から黒色に
到るまでレベルの上下変動が略除去された第３図（ｄ）
の如きデータが得られる。

このように本実施例によれば、シェーディング補正され
た出力データに、対して、補正データとしてのＸ　乗に
使用するデータＸ。が格納された補正データ格納手段た
るＲＡＭ９と、演算手段としてのＸ。乗器１０とを具備
したｉ画素子出力信号補正装置２００で、補正を行い、
ＣＣＤ１の各素子のリニアリティの偏差によるデータ歪
みを確実に除去できる。このため、ＣＣＤＩにより得ら
れる画の画質の向上がはかられ、ＣＣＤ１の信号読出速
度を上昇させても従来以上の画質が得られることが期待
できるから、ＣＣＤ等を用いた各装置（例えば、ファク
シミリ装置）の高速化に道を開くものである。また、本
発明の装置を複数段接続し、各段で異なる光強度のイメ
ージの入力時の補正データを持たせることにより、より
高品位の画データを得ることも可能である。

尚、実施例においては、Ｘ１乗器を用いたが、撮像素子
が所定光強度を有するイメージを読取ったときに、シェ
ーディング装置の出力信号のレベルを、上記撮像素子の
主走査方向について同一レベルにするための補正データ
によっては、乗算器等の、Ｘｏ乗器以外の演算手段であ
っても良い。

また、撮像素子は、ＣＯＤである必要はなく、主走査方
向の各位置の出力信号が＠像素子から出力されるタイミ
ングを検出できるものであれば、本発明を適用可能であ
る。

［発明の効果］ 以上説明したように、本発明によれば、Ｒ像素子の主走
査方向の各位置に対応する出力信号のレベルが、入力さ
れるイメージの色の光強度とリニアに対応しない場合の
補正を的確に行うことが可能となり、高品位の画データ
を得ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図は蛍光
灯によるシェーディングを示す図、第３図は本発明の実
施例により補正される信号の遷移を示す図である。 １・・・ＣＣＤ　　　　　２・・・制御回路３・Ａ／Ｄ
変換器　４．８−ＲＯＭ ５・・・乗算器　　　　６．９・・・ＲＡＭ７・・・除
算器　　　　１０・・・Ｘｏ乗器１００・・・シェーデ
ィング補正Ｖ装置２００・・・撮像素子出力信号補正装
置代理人　弁理士　則　近　憲　佑 同　　山王　−

Claims (1)

【特許請求の範囲】
1. 撮像素子の出力信号をシェーディング補正するシェーデ
   ィング補正装置の後段に接続され、前記撮像素子が所定
   光強度を有するイメージを読取ったときに前記シェーデ
   ィング補正装置から出力される出力信号のレベルを前記
   撮像素子の主走査方向について同一レベルとするための
   補正データが前記主走査方向の各位置に対応して格納さ
   れた補正データ格納手段と、前記シェーディング補正装
   置から出力される出力信号とこの出力信号の原信号が得
   られる前記撮像素子の主走査方向の位置に対応する前記
   補正データ格納手段内の補正データとに基づき前記撮像
   素子の主走査方向の各位置の出力信号に対するリニアリ
   ティ補正の演算を行う演算手段とを具備する撮像素子出
   力信号補正装置。