JPS62201089A

JPS62201089A - 集積回路用サ−マルシヤツトダウン回路

Info

Publication number: JPS62201089A
Application number: JP61041510A
Authority: JP
Inventors: Hiromi Kusakabe; 博巳日下部
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1986-02-28
Filing date: 1986-02-28
Publication date: 1987-09-04

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）本発明は、ホール素子を内蔵した集積回路をモータに組
込んで小形化、薄形化したブラシレスモータ等に利用さ
れる集積回路のサーマルシャットダウン回路に関する。

（従来の技術）近年、超小形、薄形のヘッドホーンステレオや、小形の
一体形ビデオカメラ等の普及に伴い、何事な低コストの
モータが要求されるようになってきた。痩限までの形態
では、偏平ブラシレスモータが必須になってくるが、従
来の概念では、コスト上昇が避けられなかった。

ブラシレスモータのシステムの簡易化、ローコスト化は
、例えば米国特許第４，２１１，９６３号等に見られる
ように、ホール素子１個の２相半波モータでありながら
、ロータマグネットの１１に工夫を施し、巧妙にトルク
が零となる死点を発生させないようにしたモータがある
。しかしながら、ホール素子が１個であるとは言え、複
雑な電子回路を別に設けてモータを制御することに変わ
りはなく、ブラシ付モータとコストで競合できるところ
までは行っていない。

第４図は、このような従来のブラシレスモータのシステ
ムの例を示すもので、ステータ本体１１には、３組のス
テータコイル１２が２相で計６個装着されている。また
、このステータ本体１１には、位置検出用のホール素子
１３も取付けられている。このようなステータ本体１１
は、７本のワイヤ１４を介して、上記ステータコイル１
２の駆動回路が構成された電子回路基板１５に電気的に
接続されている。

上記ワイヤ１４の７本の内訳は、上記ステータコイル１
２用に３本、上記ホール素子１３の電流供給用に２本、
ホール電圧検出信号用に２本である。上記電子回路基板
１５には、上記ステータコイル１２の駆動回路を構成す
るモータ制御回路用の集積回路１６゜速度調整用の半固
定抵抗器１７．及びいくつかのチップ部品１８が装着さ
れている。上記チップ部品１８は、チップパワートラン
ジスタ、抵抗、コンデンサ等である。なお、図中１９は
、電源供給用の引出線である。また、特に図示はしない
が、上記ステータコイル１２と対向して、例えば６極に
＠磁されたロータマグネッ１〜が設けられている。

このような構成のブラシレスモータは、磁界検出用の上
記ホール素子１３で転流のタイミング信号を（９で、上
記ステータコイル１２の各相を交互にオン・オフして回
転トルクを得ていた。上記磁界検出用のホール素子１３
は、ゲルマニウム（Ｇｅ　）、シリコン（Ｓｉ）、イン
ジウム・アンチモナイド（ＩｎＳｂ）、インジウム・ア
ーセナイド（ＩｎＡｓ）等が用いられており、前述の構
成のように上記ステータコイル１２の駆動回路とは別に
設けられていた。

このように、従来のブラシレスモータのシステムは、か
なり複雑であり、従来のブラシ付モータとコス１−の点
で相当開きがあったため、普及形の前述のようなセット
には採用がむずかしかった。

また、電子回路部が基板１５の面積を要したため、小形
化にも雌があった。

このようなブラシレスモータにおける上記集積回路１６
のサーマルシャツ１−ダウン回路は通常、ツェナーダイ
オードの定電圧を分圧してトランジスタのＶＢＥで検出
するものがほとんどである。第５図は、従来のサーマル
シャットダウン回路の例を示すもので、アノードが基準
電位に接続されたツェナーダイオードＺＤのカンードが
、電源電位点にコレクタが接続されたＮＰＮトランジス
タＱ１のベースに接続されていると共に、抵抗Ｒ１を介
して上記電源電位点に接続されている。上記トランジス
タＱ１のエミッタは、抵抗Ｒ２、Ｒ３を介して基準電位
に接続されている。上記抵抗Ｒ１とＲ２の粘接点は、エ
ミッタが基準電位に接続されたＮＰＮトランジスタＱ２
のベースに接続されている。そして、このトランジスタ
Ｑ２のコレクタが、図示しない該集積回路の機能を不能
にする回路点に接続されるようになっている。

ツェナーダイオードは、５〜６ｖを境界にして、それよ
り高電圧側で正、低電圧側で負の温度特性を有すること
が知られている。集積回路に作成されるツェナーダイオ
ードは、６〜７ｖ程度が多く。

やや正の温度特性を有している。上記回路は、この電圧
に対し、トランジスタＱ２のＶＢＨの負の温度特性を組
合わせて温度検出を容易にしている。

しかし、このようなツェナーダイオードを用いたサーマ
ルシャットダウン回路は、低電圧では使用できなかった
。

また、熱電圧ＶＴ比例の正の温度特性を有する電圧発生
手段の電圧をトランジスタのＶ［３Ｅ（負の温度特性）
で検出しているものがある。しかし、このようなもので
は、必要な素子数が多く、従って、コストアップを１Ｂ
いてしまう。

（発明が解決しようとする問題点）本発明は上記の点に鑑みて成されたもので、素子数が少
なく、非常に低コストな、超低電圧用途に好適な集積回
路用サーマルシャットダウン回路を提供するものである
。

［発明の構成］（問題点を解決するための手段）すなわち、この発明に係わる集積回路用サーマルシャッ
トダウン回路にあっては、正の温度特性を有する定電流
源を起動させるためのスタータ回路を前記定Ｎ流源の起
動後カットオフさせるための電圧を、コレクタが該集積
回路の１能を不能にする回路点に接続したトランジスタ
のベース・エミッタに印加するようにしたものである。

（作用）このような集積回路用サーマルシャットダウン回路では
、上記スタータ回路のカットオフ用電圧は、チップ温度
の上限で、上記トランジスタのＶＢＥに相当する電圧と
なるよう（こ設定されており、よってこの電圧が印加さ
れると上記トランジスタが動作され、該サーマルシャッ
トダウン回路の組込まれた集積回路の機能を不能にする
。すなわち、トランジスタ１個で、集積回路チップの異
常高温時の破壊を防止することができる。

（実施例）以下図面を参照して本発明の一実施例を説明する。第１
図はその回路構成を示すもので、カソードが基準電位点
に接続されたダイオードＱ１１のアノードは、抵抗Ｒｔ
ｔを介して電源電位点に接続されている。また、該ダイ
オードＱ＋ｔのアノードは、エミッタが抵抗ＲＩ２を介
して基準電位点に接続されたＮＰＮトランジスタＱ１２
のベースに接続されている。このトランジスタＱＬ２の
コレクタは、それぞれのエミッタが電源電位点に接続さ
れたＰＮＰトランジスタＱ＋　３　、　Ｑｔ　４の共通
接続されたベースに接続されると共に、上記トランジス
タＱＩ３のコレクタに接続されている。上記トランジス
タＱ１３のコレクタは、エミッタが塁ｒ４電位点に接続
されたＮ　Ｐ　Ｎ　＋−ランジスタＱｓｓのコレクタに
接続されている。また、上記トランジスタＱ１４のコレ
クタは、上記トランジスタＱｌｓ　とベースが共通接続
され且つエミッタが抵抗Ｒ１３を介して基準電位点に接
続されたＮＰＮトランジスタＱｘ６のコレクタに接続さ
れている。上記トランジスタＱｌ　ｓ　、　Ｑｓ　６の
共通接続されたベースは、エミッタが！！準電位点に接
続されたＮＰＮトランジスタＱ１７のベース・コレクタ
に接続されている。このトランジスタＱ１７のコレクタ
はまた、ベースが上記トランジスタＱ１４のコレクタに
接続され旦つエミッタが電源電位点に接続されたＰＮＰ
トランジスタＱ＋ｓのコレクタに接続されている。この
トランジスタＱ１ｇのベースは、エミッタが電＃！電位
点に接続され且つコレクタが上記トランジスタＱ１２の
エミッタに接続されたＰＮＰトランジスタＱ＋ａのベー
スに接続されている。このトランジスタＱｔｇのコレク
タはざらに、エミッタが基準電位点に接続されたＮ　Ｐ
　Ｎ　ｈランジスタＱ２Ｑのベースに接続されている。

そして、このトランジスタ０２０のコレクタから出力が
取出されるようになっている。

すなわち、上記抵抗Ｒｓ　ｓ　、　Ｒｔ　２　、ダイオ
ードＱｔ　１．　トランジスタＱ１２がスタータ回路３
１を構成しており、′Ｉ１１′ｓオン時等に上記トラン
ジスタＱＩ２のコレクタが、僅かな電流を吸込むことに
よって、定Ｎ流回路３２を起動させる。起動後は、上記
トランジスタＱ１ｓのコレクタ電流が、上記抵抗Ｒ１２
に流れ込み、該スタータ回路３１の］・ランジスタＱ１
２のベース・エミッタ間を逆バイアスする電圧が発生し
、該スタータ回路３１は、オフする。

上記定電流発生回路３２は、上記トランジスタＱ１３〜
Ｑｔａ及び抵抗Ｒ１３から成っており、所定の電流値よ
り小さい領域では正帰還、大きい領域では負帰還がかか
るようになっている。所定の電流１０は、１（１＝Ｖｒ　ｌｎＮ／Ｒ１３によって与えられる。ここで、Ｎは上記トランジスタＱ
１ｓと０１６のエミツタ面積比、またＶ丁は熱電圧（Ｋ
Ｔ／ｑ）であり、正の温度特性を有する（約０．４％／
’Ｃ）。

上記トランジスタＱｌａのコレクタａｔは、上記トラン
ジスタＱｌａ　、Ｑｔ　７　、Ｑｔ　＆及びＱｌＳとほ
ぼ等しいから、上記抵抗Ｒ１２Ｓ二発生する電圧（起動
後）は、１ｏ　　　・　Ｒｘ　　２−（Ｒｔ　　２　／Ｒｔ　　
３　）ＶｒｌｎＮとなり、抵抗比Ｒ１２／Ｒ１３、エミ
ツタ面積比Ｎ、及び熱電圧Ｖｒで決まる。上記抵抗Ｒ１
２の１直は、スタータのカットオフ用としては、はぼ２
０Ｏｎ＋Ｖ以上発生させれば良く、その定数は比較的任
意に選ぶことができる。

そこで、チップ温度の上限、例えば１５０℃で、上記ト
ランジスタＱ２０のＶＢＥ　（１５０℃では、およそ４
００　ＤＩＶ位になる）に相当する電圧が、上記抵抗Ｒ
１２に発生ずるように、上記抵抗Ｒ１２の抵抗値を選べ
ば、上記トランジスタＱ２０を追加するのみで温度検知
回路を構成できる。ちなみに、その値を試算すると、Ｎ
＝４．　１０−３０μＡとすると、ＲＬ３は、Ｒ＋　３　＝ＶＴ　ＩＩＩＮ／　１０＝２６１１１ＶＸ　Ｉｎ　４／３０μＡ−１，２にΩ であって、Ｒ１２は、１　　　　　０．４ＶＲ１２＝　　　Ｘ　　　　　　　　　　＝　８．９ＫＯ
−１ｏ　　　１＋　０，００４ｘ　　１２５である。す
なわち、Ｒ１２−９にΩ程度に設定すれば、１５０℃の
チップ温度の時、上記トランジスタ０２０を動作させる
ことができる。

このように、たった１素子という簡易な構成でチップ温
度を検出することができる。即ち、上記１〜ランジスタ
Ｑ２０のベース・エミッタ間に印加される電圧は、ＶＴ
に比例した電圧であり、約プラス０．４％／′℃の温度
特性を有している。また、上記トランジスタ０２ＧのＶ
ＩＥは、約マイナ２ｍＶ、、／℃、即らマ、イナス０．
３％／℃程度の温度特性を有しているから、等画的に０
．４４−０．３＝０．１％／℃程の温度傾斜を検出する
ことになり、温度検知感度が高い。ベースが接続される
検知点は、定電流源３２のスタータ回路３１のエミッタ
抵抗ＲＬ２を利用しているため、起動時以外はカッ１−
オフされる上記スタータ回路３１の機能を乱すことなく
、素子の節減が可能となる。

第２図は、このようなサーマルシャラフトダウン回路を
含む集積回路４１の内部等価回路を示す図である。図中
、４２が上記サーマルシャラフトダウン回路であり、前
述したように、トランジスタの電流密度の違い（比）に
起因する熱電圧と抵抗によってその値が定まる帰還形の
上記定電流弁士回路３２及びそのスタータ回路３１を含
んでいる。

また、４３は該集積回路４１内に作ったホール素子であ
り、４４はトランジスタのバイアス適正化と上記ホール
素子４３の温度補償を兼ねたダイオードである。４５は
、特公昭５３−１７０２９に開示されたような正帰還回
路を含んだ高利得増幅器であり、ホール電圧を増幅する
。４６は中継増幅器で、ホール電圧を更に増幅するが、
ここでは既にスイッチング動作になっている。動作電流
は、後述する電圧比較器４７の出力によって決定される
。

４８、４９はパワートランジスタであり、ステータコイ
ル１２．　、１２２を交互に駆動する。上記電圧比較器
４７は、基Ｑ＝電圧発生器からの！！準電圧（ポイント
５０）と、上記ステータコイル１２からの誘起電圧に比
例した電圧を発生するポイント５１との電位差を比較し
、その電位差が零になるように帰還回路が形成されてい
る。上記ポイント５１には、該集積回路４１外部に速度
調整用の上記半固定抵抗器１７と、平滑用の容量１８１
が接続される。

また、５２は、上記ステータコイル１２の誘起電圧検出
部である。これは、上記ステータコイル１２が上記パワ
ートランジスタ４８．４９によって駆動されている帰還
はオフしており、上記コイル１２に電流が流れていない
時に、誘起電圧に比例した電流を導出して、上記ポイン
ト５１に供給する。この誘起電圧検圧部５２の各トラン
ジスタは、Ｖ［ＩＥの逆耐圧が問題にならないように、
ＶＩＥ逆耐圧の高いラテラルＰＮＰトランジスタを利用
している。

コンデンサ１８２は、速度制御ループの周波数特性を制
限して発撮を押えるためのものである。これは、ループ
利得の設定によっては、必ずしも必要としない外付部品
である。

このような回路構成とすることにより、外付部品の少な
い集積回路回路が構成できる。

第３図はこのような集積回路４１を用いたブラシレスモ
ータの構成を示すもので、ステータ本体１１には、各巻
線が１個置きに直列結線された２相のステータコイル１
２がＩＷされている。また、このステータ本体１１には
、プリント基板１５が一体的に設けられている。この基
板１５には、フラットパッケージに封入された上記集積
回路４１が装着されている。この集積回路４１には、前
述したようにホールセンサが内蔵されており、該チップ
は１度転流に必要な電気角位置になるように、上記基板
１５に装着されている。この集積回路４１のリードフレ
ームは、トルクムラを生成しないように、非磁性体の材
質が用いられている。上記基板１５にはまた、速度調整
用の半固定抵抗器１７と、外付のチップコンデンサ１８
も装着されている。なお、図中１９は電源と接地のため
の引出線である。

また、上記ステータコイル１２と対向して、同図（ｂ）
に示すように、６↑ζに着磁されているロータマグネッ
ト６１が設けられている。このロータマグネット６１は
、一部特殊着磁がトルク死点を避けるために施されてい
るが、その原理は米国特許第４．２１１，９６３号等に
よるものであるので、ここでは割愛する。なお、同図（
ｂ）中６２は、上記ロータ６１と共に回転する構造とさ
れた背面板であり、これは透磁率の高い材質で形成され
ている。

このような構成のブラシレスモータに電源を上記引出線
１９から供給すれば、上記速度調整用の半固定抵抗器１
７によって設定された速度でモータは回転する。

即ち、本発明による誘起電圧検出回路を組込んだ集積回
路を使用することにより、モータの超小形化、薄形化、
更にはローコス１へ化が実現し　従来のブラシ付モータ
と電子カバナの組合わせに匹敵するコストが達成てきる
。

［発明の効果］以上詳述したように、本発明によれば、素子数が少なく
、非常に低コス１〜であり、且つ超低電圧用途に好適に
することができる。

【図面の簡単な説明】

第１図は本発明に係わる集積回路用サーマルシャットダ
ウン回路の一実施例を示す回路構成図、第２図は本発明
のサーマルシャットダウン回路が適用される集積回路の
具体的な内部等価回路図、第３図は第２図の集積回路を
使用するブラシレスモータの構成を示すもので、（ａ）
は平面回、（ｂ）は側面図、第４図は従来のブラシレス
モータを示す図、第５図は従来のサーマルシャットダウ
ン回路を示す図である。３１・・・スタータ回路、　３２・・・定電流発生回路
、Ｑ＋　１・・・ダイオード、　Ｑ１２〜Ｑ２０・・・
１−ランジスタ、　Ｒｒｔ〜Ｒ１Ｂ・・・抵抗。

Claims

【特許請求の範囲】

正の温度特性を有する定電流源と、該定電流源を起動さ
せるためのスタータ回路と、該スタータ回路を前記定電
流源の起動後カットオフさせる電圧を発生するカットオ
フ用電圧発生手段と、該カットオフ用電圧発生手段によ
って発生された前記電圧がベース・エミッタに印加され
且つコレクタを該集積回路の機能を不能にするような回
路点に接続したトランジスタとを具備して成ることを特
徴とする集積回路用サーマルシャットダウン回路。