JPS62203345A - 半導体位置検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、半導体位置検出装置に関する。

（従来の技術） 位置検出装置の代表的なものとして、たとえばシリコン
などの半導体基体内に不純物ドープ層からなる抵抗層を
形成し、この抵抗層内に光励起のキャリヤを生じさせ、
このキャリヤを抵抗層両端から引き抜くことにより、光
の入射位置を検出する半導体装置検出装置が知られてい
る。

１次元位置検出装置を例にとって説明する。

たとえば、Ｎ形高抵抗率シリコン基体内に高抵抗率のＰ
形紙抗層を形成する。このＰ形紙抗層の両端部に電極形
成用のＰ＋形低抵抗率領域を設け、その上に電流取り出
し用電掻を形成する。

Ｎ多基体の裏面には電橋形成用のＮ＋形低抵抗率領域を
設け、バイアス用電極をその上に形成する。

Ｐ形紙抗層は１次元位置検出の用途に適した細長い形状
とする。

Ｎ多基体とＰ形紙抗層との間のＰＮ接合を逆バイアスし
た状態で、このＰＮ接合近傍に信号光を入射する。光励
起されたキャリヤは逆バイアスに従って正孔はＰ形紙抗
層に、電子はＮ多基体に流れる。Ｐ形紙抗層はその両端
部に電流取り出し電極があるので、光入射位置から各電
極までの抵抗値に逆比例した正孔電流が両電極に流れる
。

抵抗層の抵抗分布が均一であれば、光入射位置から各電
極までの抵抗は、その距離ｐ、、、ｅ２に比例する。し
たがって、各電極から取り出される電流を１．、Ｉ２と
すると、 １１／　Ｉ　２　＝　１２　／　ｌ　ｒとなる。いま、
全Ｍ１１＋１゜＝Ｌとし、中央からの距離を符号を含め
てＸであられすと、ｘ、　−（Ｌ／２）＋Ｘ ／２＝（Ｌ／２）　　ｘ と表せる。すると ｘ＝（ｆｆｌ−７！２）／２ となり、（ＩＩ　　　Ｉ２）／　（ＴＩ　　＋ｌ２）＝
（β１−１！２　）　／　（６＋　＋ｅ２　）の関係を
用いて、 Ｘ＝　（（Ｉ！＋　十１２　）／２）　　・（（ＩＩ　
　　Ｉ２）／　（ＩＩ　＋ｌ２））＝Ｌ／２・　（（Ｉ
ｆ　　　Ｉ２）／（ＩＩ＋ｌ２）） と表せる。

このような位置検出装置の位置検出精度は、Ｐ形紙抗層
の抵抗が位置検出方向に沿って一様に分布すること、電
流が抵抗に逆比例して流れることに依存する。

このような抵抗層形成には高精度の不純物ドーピングが
必要であり、イオン打ち込み技術は単位面積当りの不純
物ドープ量を正確に制御できる点でこの目的に通してい
る。

（発明が解決しようとする問題点） 前述したような半導体装置検出装置において、抵抗層の
抵抗率が変化すると、位置検出精度が変化してしまうこ
とになる。

半導体表面はｌη染に影響され易いので、通学酸化膜等
のパッシベーション膜や封止樹脂で保護している。しか
し、これらのパッシベーション膜や封止樹脂にも、イオ
ン性不純物等の微９の不純物が含まれる。半導体装置検
出装置のＰＮ接合を数ボルト以上の電圧で逆バイアスす
ると、正電位に保ったＮ影領域から負電位に保ったＰ影
領域に電気力線が形成される。この電気力線はパッシベ
ーション膜や封止樹脂中を通過し、そこに存在する不純
物（たとえばＮａＣ１）を正負のイオン（たとえばＮａ
＋とＣＸ−）に分離し、正イオンをＰ影領域近傍に、負
イオンをＮ影領域近傍に配列させることになる。

この結果、半導体表面上の配列した電荷が、逆極性のキ
ャリヤをパッシベーション膜下の半導体領域表面に誘起
する。このため抵抗層の抵抗率が実質的に変化してしま
い、半導体装置検出装置の位置検出精度に狂いが生じて
しまう。

（問題点を解決するための手段） 本発明は、電気力線が半導体表面上のパッシベーション
膜、封止樹脂等の中を実質的に通過しないようにするた
め、半導体表面の絶縁膜上に導電性を設け、イオンの移
動を防止して抵抗層の抵抗率を一定に保とうとするもの
である。

半導体表面に端部が露出したＰＮ接合を逆バイアスした
時、半導体表面上で電気力線が最も密に形成されるのは
ＰＮ接合露出端近傍である。

したがって、絶縁膜上において少なくともＰＮ接合の露
出端部周縁を導電層で覆うことが必要である。導電層が
ネサ膜やアモルファスシリコン膜のように入射光に対し
て透明である場合は、抵抗層全面を覆うのが電気力線発
生防止のためには有効である。導電層が金属膜である場
合は、導電層が入射光を遮ってしまうので、少なくとも
抵沃層の中央部は露出し、ＰＮ接合周縁より外側を導電
層で覆うことが好ましい。

この導電層は、接地するか、もしくは筒車には半導体位
ヱ検出装五の出力端子のどちらか一方と接続すれば、よ
り効果的である。

（実施例） 本発明を図面等を参照して、さらに詳しく説明する。

第１図（ａ）、第１図（ｂｌに本発明の一実施例による
半導体装置検出装置を示す。第１図（ａｌは縦断面図、
第１図（ｂｌは横断面図である。図において、Ｎ形高抵
抗率シリコン基体１の１主表面にはＰ形高抵抗率の不純
物ドープ眉である抵抗ｒＦＩ２が形成され、他の主表面
には電極取り出し用の低抵抗率Ｎ＋形領領域が形成され
る。抵抗層２の両端部には電極取り出し用の低抵抗率Ｐ
＋形領領域、５が形成されている。各電極取り出し用領
域３．　４．　５ｊ二には各々電極１３．１４．１５が
形成されている。

シリコン基体１の１主表面は電極１４．１５の部分を除
き、絶縁１！ｉ！７によって保護されている。

ＰＮ接合８の露出端部の周縁上方には、導電層９が絶縁
膜７上に形成されている。この導電層９は電極１４．１
５と同時に形成した、例えばアルミニウムのような金Ｗ
、Ｎでもよく、また別の材料で別の工程で作ってもよい
。

シリコン基体裏面上の電極１３はチップ載置用下地金属
板（図示せず）に半田づけするのに通した材料とするの
がよい。たとえば金である。

ＰＮ接合８は逆バイアス電圧源Ｖｒによって逆バイアス
され、出力電極１４．１５に流れる電流は増幅器に供給
されて増幅後、前述の演算を行って光入射位置を指示す
る。

導電層９がない場合は、第４図に示すよ・うにＰＮ接合
の逆バイアスに伴って、絶縁膜７や封止用樹脂１７を通
り陵ける電気力線が生じ、静電力によって正負イオンが
分離して逆方向に移動する。

このためＮ影領域上方には負電荷、Ｐ影領域（特にその
周縁部）上方には正電荷が帯電する。一旦動いた電荷は
バイアス電圧を打ち切っても元には戻らない。

すると、これらの電荷に誘起されて半導体表面部分には
逆極性の電荷が引き寄せられる。

Ｎ影領域１内では上方の負電荷によって正電荷（正孔ま
たは電子の欠乏状態）が集まり、Ｐ影領域２内では上方
の正電荷によって負電荷（電子または正孔の欠乏状態）
が集まる。すなわち移動した電荷によって半導体領域１
．２のキャリヤ密度が実質的に変化してしまう。

導電層９を設けると導電層９の内部には電気力線は発生
せず、導電層９の外部でも表面に沿う方向の電気力線は
殆ど生じない。

このため、導電層９の上方の封止用樹脂内等およびその
直下の絶縁膜７内に電気力線はほとんど発生せず、イオ
ンの移動をほとんど防止できる。

導電層９は電位を実質的に一定に保つことのできる導電
率があればよい。したがって、全屈である必要はなく導
電性を付与したポリシリコンまたはアモルファスシリコ
ンのような半導体で形成してもよい。

第２図（ａ）、第２図（ｂｌに本発明の他の実施例によ
る半導体装置検出装置を示す。第２図（ａ）は縦断面図
、第２図（ｂｌは横断面図である。第１の実施例と異な
る点は、導電Ｎ９がＰＮ接合の露出端部周縁のみでなく
、抵抗層２の全表面を覆っていることである。

この場合、入射光は導電層を通ってＰＮ接合近傍に入射
しなくてはならないので導電層は入射光の波長領域で透
光性である必要がある。

透明？１極として知られているネサ電極等のインジュウ
ムないし錫の酸化物やシリコン基体の場合、シリコンよ
り光学的禁止帯幅の大きいアモルファスシリコンやガリ
ウム砒素のような半導体でこのような透光性導電層を作
ることができる。

つぎに、本発明による半導体位五検出装に〇製漬方法の
例を第３図（ａ）ないし第３図（ｅ）を参照して説明す
る。

まず、Ｎ形高抵抗率シリコン基体１を用意し、酸化して
両生表面上に酸化膜７を設ける（第３図（ａ））。

上部主表面上の酸化膜７をホトエッチしてＰ＋領域４，
５を形成するための窓をあける（第３図ｆｂ））。

残った酸化膜７をマスクとして基体１の上部主表面にボ
ロンのようなＰ形不純物をドープしてＰ＋、領域４．５
を形成する。ドーピングはたとえば拡散で行う。

つぎに、抵抗層２を形成すべき部分の酸化膜をホトエツ
チングで除去し、残った酸化膜７をマスクとしてボロン
のようなＰ形不純物をドープしてＰ形抵抗層２を形成す
る（第３図（ｄ））。

ドーピングはたとえば拡散またはイオン打ち込みで行う
。ドーピング量を正確に制御するためにはイオン打ち込
みを利用するのが好ましい。

その後、Ｐ形成抗層２上に再度酸化膜を成長させるため
酸化を行い、電極１４．１５用のコンタクト窓をホトエ
ツチングであけ、アルミニウム膜の蒸着とホトエツチン
グを行い、電極１４．１５と導電層９（第１図（ａ）、
第１図（ｂｌの場合）とを形成する。

つぎに、裏面上の酸化膜を除去し、金などの電極１３を
蒸着する（第３ｅ図）。

最後にパッケージングして半導体装置検出装置が完成す
る。

透光性導電層を作る場合には、Ｐ形抵抗層２を形成後、
たとえばプラズマＣＶＤで０．５μｍ厚のアモルファス
シリコンを基体全体に付着し、ホトエツチングで不要部
分のアモルファスシリコンを除去し、その後通学のアル
ミニウム電極を形成すればよい。

本発明の実施例による半導体装置検出装置と従来技術に
よる半導体装置検出装置を比較した。

ｌｍｍＸ３ｍｍのＰ形抵抗層２の初期抵抗値を１５０に
Ωと設定し、温度８５℃、湿度８５％、逆バイアス電圧
１０Ｖを印加し、約１０００時間の加速試験を行った。

従来技術による位置検出装置の場合、抵抗値は１５０に
Ωから１〜２ＭΩへと増加し、位置検出誤差は最大約８
５０μｍ変化してしまった。

本発明の実施例による半導体装置検出装置の場合、抵抗
値は１５０にΩ（初期値）から１５０〜１５５にΩとほ
とんど変化せず、位置検出誤差も最大でたかだか数μｍ
の変化が認められるのみであった。

（発明の効果） 以上詳しく説明したように、本発明による半導体装置検
出装置は、半導体表面上の絶縁膜の上に導電層を設ける
と、導電層は一定電位となり、電気力線は導電層を通過
できない。

したがって、半導体中のＰＮ接合に逆バイアス電圧を印
加しても、このバイアス電圧による電気力線（電場）が
導電層より上方に漏れることを防止できる。

またー、導電層表面には導電層表面に対して垂直な電気
力線のみがゆるされるので、導電層下の絶縁膜中におい
ても、横方向の電気力線（電場）の発生は防止される。

このため、可動イオンの配向は防止され、抵抗層の抵抗
率は変化しない。

したがって、半導体装置検出装置の位置検出精度に狂い
を生じることがない。

【図面の簡単な説明】

第１図（ａ）および第１図（ｂ）は本発明による半導体
装置検出装置の実施例を示す断面図である。 第２図（ａ）および第２図（ｂ）は本発明による半導体
装置検出装置の他の実施例を示す断面図である。 第３図（ａ）ないし第３図（ｅ）は第１図（ａ）、第１
図（ｂ）に示す半導体装置検出装置の製造工程の例を示
す断面図である。 第４図は本発明による半導体装置検出装置の原理説明の
ための模式図である。 １・・・・・・・・・Ｎ形シリコン基体２・・・・・・
・・・Ｐ形抵抗層 ３・・・・・・・・・Ｎ＋形領領 域、５・・・Ｐ＋形領域 ７・・・・・・・・・絶縁膜 ８・・・・・・・・・ＰＮ接合 ９・・・・・・・・・導電層 １３．１４．１５・・・電極 Ｖｒ・・・・・・逆バイアス電圧源 特許出願人　浜松ホトニクス株式会社 代理人　弁理士　　井　ノ　ロ　　溝 片１図 ２２図

Claims (7)

【特許請求の範囲】
1. （１）第１導電形の半導体基体と、前記基体の１主表面
   内に形成された第２導電形の不純物ドープ層と、前記不
   純物ドープ層の両端部に形成された、一対の電極取り出
   し用第２導電形高不純物濃度領域と、前記半導体基体と
   前記不純物ドープ層との間のＰＮ接合を逆バイアスし、
   かつ前記不純物ドープ層内に生じた光励起電流を外部に
   取り出すための電極であって、前記電極取り出し用高不
   純物濃度領域上に形成された一対の電流取り出し電極と
   、前記基体の他の主表面上に形成された基体バイアス用
   電極と、前記基体の１主表面上で、前記不純物ドープ層
   および前記ＰＮ接合の端部を覆う透明絶縁膜と、前記透
   明絶縁膜上において少なくとも前記ＰＮ接合の露出端部
   周縁を覆う導電層とを含む半導体装置検出装置。
2. （２）前記導電層が透明導電層である特許請求の範囲第
   １項記載の半導体装置検出装置。
3. （３）前記導電層がポリシリコンの層である特許請求の
   範囲第１項記載の半導体装置検出装置。
4. （４）前記導電層が金属の層である特許請求の範囲第１
   項記載の半導体位置検出装置。
5. （５）前記導電層が少なくとも前記不純物ドープ層およ
   び前記ＰＮ接合の端部を覆う特許請求の範囲第２項記載
   の半導体位置検出装置。
6. （６）前記導電層が、前記不純物ドープ層の中央部を露
   出しつつ、前記ＰＮ接合の端部を覆う特許請求の範囲第
   ３項ないし第４項記載の半導体位置検出装置。
7. （７）前記導電層が、前記一対の電流取り出し電極の一
   方と電気的に接続されている特許請求の範囲第５項ない
   し第６項記載の半導体装置検出装置。