JPS6220421A - 差動論理回路の基準電圧回路 - Google Patents

差動論理回路の基準電圧回路

Info

Publication number
JPS6220421A
JPS6220421A JP60159827A JP15982785A JPS6220421A JP S6220421 A JPS6220421 A JP S6220421A JP 60159827 A JP60159827 A JP 60159827A JP 15982785 A JP15982785 A JP 15982785A JP S6220421 A JPS6220421 A JP S6220421A
Authority
JP
Japan
Prior art keywords
voltage
reference voltage
circuit
differential logic
logic circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60159827A
Other languages
English (en)
Inventor
Tomoyuki Otsuka
友行 大塚
Kazuo Iguchi
一雄 井口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP60159827A priority Critical patent/JPS6220421A/ja
Publication of JPS6220421A publication Critical patent/JPS6220421A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/09432—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors with coupled sources or source coupled logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Logic Circuits (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 集積回路の論理動作基準電圧発生回路において。
差動論理回路の出力電圧から基準電圧を生成することに
より。
電源電圧１周囲塩度変化、素子パラメータに影響されな
い安定な出力を持つ差動論理回路をｆ−ｌるものである
。
〔産業上の利用分野〕
本発明は集積回路における差動論理回路の基準電圧供給
回路の改良に関する。
差動論理回路の出力レベルは入力電圧値が闇値に達した
時に変化する。この闇値は差動論理回路に与えられる基
準電圧によって定まるので、安定な基準電圧を供給する
ことが回路を安定に動作させるために望ましい。
〔従来の技術〕
従来、集積回路にて構成した差動論理回路は。
外部の別の回路にて生成された基準電圧を各差動論理回
路の各ゲートに供給している６ 従来の基準電圧供給回路は、電源電圧の変動及び素子パ
ラメータの変化にｌよって出力基準電圧が変動し、従っ
て差動論理回路の入力電圧の闇値が変化するので安定な
出力波形が得られなくなる。
また板金基準電圧が一定値に保持されたとしても、集積
回路中の差動論理回路は温度変動２回路素子の特性バラ
ツキ、回路形式の相異等に起因して、出力電圧レベルに
変動を生しることがある。
〔発明が解決しようとする問題点〕
本発明は差動論理回路における基準電圧の変動、温度変
動１回路素子の特性バラツキ等による出力電圧の変化、
出力の不安定となることを回避する基準電圧供給回路を
提供しようとするものである。
（問題点を解決するための手段〕 上記の問題点は。
差動増幅回路の非反転出力電圧と反転出力電圧の平均値
をゲート基準電圧とする本発明による集積回路の基準電
圧回路によって解決される。
〔作用〕
差動論理回路の非反転出力電圧をｖＬ反転出力電圧をｖ
２とすると平均電圧値Ｖは Ｖ　＝（ｖｌ　＋ｖ２）　／　２ となる。
差動論理回路の出力電圧ｖｌ、　ｖ２は電源電圧の変動
に拘わることなく一定値であり、■をゲートバイアスに
すれば、基準電圧が安定になる。
また集積回路のＦＥＴ素子のパラメータが変動したとき
に差動論理回路のシ１．ｖ２の振幅は変動するが。
上記の平均電圧を基準電圧に用いれば、素子特性出力波
形のディニーティレシオが常に一定に保たれる。
〔実施例〕
図示実施例に従って本発明の詳細な説明する。
第１図は本発明の集積回路基準電圧回路の一実施例を示
す回路図で、差動論理回路において基準電圧を自己の出
力部から発生させたものを示す。
差動論理回路はＦＥＴ　ｌ、　　２を備え、入力信号Ｖ
ｉｎはＪＥＴ　１のゲートへ供給される。基準電圧はＦ
ＥＴ２のゲートに与えられる。
差動論理回路の論理出力電圧ｖＬ　ｖ２は値の等しい２
個の抵抗３，４により平均されｖ＝　（ｖｌ＋ν２）／
２の電圧が基準電圧としてＦＥＴ　２のゲートに与えら
れる。
■は入力電圧の闇値となり、論理出力電圧ｖＬ　ｖ２は
電源電圧が変化しても殆ど変化しない、従って電圧Ｖは
安定した基準電圧となる。
第２図は基準電圧供給回路の他の一実施例を示す回路図
で、差動論理回路の基準電圧が前段の差動論理回路出力
部から生成され、後段の差動論理回路５に供給されるも
のを示す。
ＦＥＴ　１．ＦＥＴ　２を備える差動論理回路の論理出
力電圧ｖＬ　ｖ２は第１図の場合と同様に抵抗２３．２
４にて平均されｖ＝　（ｖｉ＋ｖ２）　／２の基準電圧
として後段の差動論理回路５に供給される。
この場合、素子の特性バラツキにより論理出力電圧が変
動し、論理振幅が変わっても、基準電圧は両輪理出力電
圧の中点に設定されるから後段差動論理回路の論理動作
が安定となる。
第３図は差動論理回路の入力電圧Ｖｉｎ対出力電圧Ｖｏ
ｕｔの特性図を示す。
差動論理回路は入力電圧の閾値νｒｅｆで出力電圧が論
理電圧値ｖｌとｖ２の間にて反転される。　　Ｖｒｅｆ
は基準電圧に等しく１本発明においては両出力電圧の中
点、即ち両出力電圧の変化曲線の交点にとられる。
第４図は平均電圧発注回路の一構成図を示し。
第１図若しくは第２図における抵抗３．４若しくは２３
．２４をＦＥＴ　６．　　Ｔにて構成したものである。
ＦＩＥＴ素子で抵抗素子を構成することにより、半導体
チップ上に占める基準電圧生成回路の面積が小さくなる
ので、高密度集積化に通している。
第５図は差動論理回路を従属接続した一実施例のブロッ
ク回路図である。
前段の差動論理回路８の出力は後段の差動論理回路９．
１０に接続される。この場合８の出力論理電圧値ｖｌ、
ｖ２の平均値が基準電圧として９，１０へ供給され１回
路９．１０はパラメータの変動にてｖｌ＋ｖ２に変化が
あっても、出力反転閾値ｖｔｈはｖｌ、　ｖ２の中点に
ある。
〔発明の効果〕
以上述べたように本発明によれば、電源電圧。
温度変動及び素子特性のバラツキに影響を受けず安定に
動作する基準電圧生成回路を素子内に作ることが出来、
外部からの供給配線を無りシ高密度築積化を可能とし、
高速回路を提供するものでその作用効果は極めて大きい
。
【図面の簡単な説明】
第１図は本発明の一実施例の基準電圧回路図。 第２図は本発明の他の一実施例の基準電圧回路図。 第３図は差動論理回路の入出力電圧特性図。 第４図は本発明の一実施例の平均電圧発生回路図。 第５図は本発明の一実施例の差動論理回路の従属接続回
路図である。 図において。 １．２，６．７はＦＥＴ。 ３、　４．２３．２４は抵抗。 ５．８．９．１０は論理回路を示す。

Claims (1)

    【特許請求の範囲】
  1. 差動論理回路の非反転出力電圧と反転出力電圧の平均値
    をゲート基準電圧としたことを特徴とする差動論理回路
    の基準電圧回路。
JP60159827A 1985-07-19 1985-07-19 差動論理回路の基準電圧回路 Pending JPS6220421A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60159827A JPS6220421A (ja) 1985-07-19 1985-07-19 差動論理回路の基準電圧回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60159827A JPS6220421A (ja) 1985-07-19 1985-07-19 差動論理回路の基準電圧回路

Publications (1)

Publication Number Publication Date
JPS6220421A true JPS6220421A (ja) 1987-01-29

Family

ID=15702115

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60159827A Pending JPS6220421A (ja) 1985-07-19 1985-07-19 差動論理回路の基準電圧回路

Country Status (1)

Country Link
JP (1) JPS6220421A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61102999U (ja) * 1984-12-13 1986-07-01
US5077494A (en) * 1989-08-21 1991-12-31 Analog Devices, Inc. Wide temperature range mesfet logic circuit

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5494864A (en) * 1978-01-11 1979-07-26 Hitachi Ltd Semiconductor logic circuit
JPS5955612A (ja) * 1982-09-24 1984-03-30 Fujitsu Ltd ソ−ス結合型電界効果トランジスタ増巾回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5494864A (en) * 1978-01-11 1979-07-26 Hitachi Ltd Semiconductor logic circuit
JPS5955612A (ja) * 1982-09-24 1984-03-30 Fujitsu Ltd ソ−ス結合型電界効果トランジスタ増巾回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61102999U (ja) * 1984-12-13 1986-07-01
US5077494A (en) * 1989-08-21 1991-12-31 Analog Devices, Inc. Wide temperature range mesfet logic circuit

Similar Documents

Publication Publication Date Title
JPH04351109A (ja) 複合差動増幅器
US6208187B1 (en) Comparator circuit with built-in hysteresis offset
EP0085697B1 (en) A high speed cmos comparator circuit
US7109785B2 (en) Current source for generating a constant reference current
JPS603249B2 (ja) 低消費電力の相補型比較器／インバータ回路
JPH07106875A (ja) 半導体集積回路
JP2005244276A (ja) 差動増幅回路
US11762410B2 (en) Voltage reference with temperature-selective second-order temperature compensation
US6339355B1 (en) Offsetting comparator device and comparator circuit
JPH0315381B2 (ja)
JPH0770935B2 (ja) 差動電流増幅回路
JP2896029B2 (ja) 電圧電流変換回路
JPH09321555A (ja) 半導体集積回路の差動増幅器
KR940011025B1 (ko) 푸시-풀 트랜스 콘덕턴스 연산증폭기
JPH0115224Y2 (ja)
JPH05259841A (ja) 電圧比較回路
JPH05218753A (ja) オペアンプを用いた増幅回路
SU813788A1 (ru) Блок стабилизированных источниковТОКА
KR0177997B1 (ko) 히스테리시스의 크기를 제어할 수 있는 비교기 회로
JP3016152B2 (ja) クリップ回路
JPS63155813A (ja) ヒステリシス回路
JPH0315844B2 (ja)
JPS62157418A (ja) 差動増幅器
JPH04322511A (ja) ヒステリシスコンパレータ回路
JPH0716151B2 (ja) 波形整形回路