JPS62204574A - 絶縁ゲ−ト型電界効果半導体装置 - Google Patents
絶縁ゲ−ト型電界効果半導体装置Info
- Publication number
- JPS62204574A JPS62204574A JP4770586A JP4770586A JPS62204574A JP S62204574 A JPS62204574 A JP S62204574A JP 4770586 A JP4770586 A JP 4770586A JP 4770586 A JP4770586 A JP 4770586A JP S62204574 A JPS62204574 A JP S62204574A
- Authority
- JP
- Japan
- Prior art keywords
- region
- channel region
- type
- silicon nitride
- nitride film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は絶縁ゲート型電弄効果半導体装置に関し、特に
ホットキャリヤによる信頼性低下を防止するための構造
に係る。
ホットキャリヤによる信頼性低下を防止するための構造
に係る。
（従来の技術）
以下、絶縁ゲート型電界効果半導体装置の代表例である
ＭＯ８型半導体装置について説明する。
ＭＯ８型半導体装置について説明する。
第４図（Ａ）は従来のＭＯ８型半導体装置のトランジス
タ部分を示すパターン平面図であり、第４図（Ｂ）は同
図（Ａ）のＢ−Ｂ線に沿う断面図である。これらの図に
おいて、１はＰ型シリコン基板である。該シリコン基板
の表面には厚いフィールド酸化Ｐａ２が選択的に形成さ
れている。該フィールド酸化膜２で囲まれた素子１１ｉ
１ａの表層には、Ｎ＋型のソース領域３およびドレイン
領域４が相互に離間して形成されている。そのチャンネ
ル領域（第４図（Ａ）で斜線を付した部分）には、薄い
ゲート酸化膜５を介して多結晶シリコン層からなるゲー
ト電極６が形成されている。また、フィールド酸化膜２
の下にはＰ−型の反転防止層７が形成されている。
タ部分を示すパターン平面図であり、第４図（Ｂ）は同
図（Ａ）のＢ−Ｂ線に沿う断面図である。これらの図に
おいて、１はＰ型シリコン基板である。該シリコン基板
の表面には厚いフィールド酸化Ｐａ２が選択的に形成さ
れている。該フィールド酸化膜２で囲まれた素子１１ｉ
１ａの表層には、Ｎ＋型のソース領域３およびドレイン
領域４が相互に離間して形成されている。そのチャンネ
ル領域（第４図（Ａ）で斜線を付した部分）には、薄い
ゲート酸化膜５を介して多結晶シリコン層からなるゲー
ト電極６が形成されている。また、フィールド酸化膜２
の下にはＰ−型の反転防止層７が形成されている。
上記の構造において、グー１〜電極６に所定閾値以上の
電圧を印加するとチャンネル領域のシリコン基板表面が
Ｐ型からＮ型に反転し、Ｎ＋型のソース領域３およびド
レイン領１ｊ！４の間が同一導電型領域でつながる。そ
の結果、ソースおよびドレイン間に印加されている電圧
により、両者間に電流が流れることになる。
電圧を印加するとチャンネル領域のシリコン基板表面が
Ｐ型からＮ型に反転し、Ｎ＋型のソース領域３およびド
レイン領１ｊ！４の間が同一導電型領域でつながる。そ
の結果、ソースおよびドレイン間に印加されている電圧
により、両者間に電流が流れることになる。
また、フィールド酸化膜２の下に形成されたＰ−型反転
防止層７，７は、素子間における分離耐圧の向上に寄与
している。
防止層７，７は、素子間における分離耐圧の向上に寄与
している。
ところで、反転防止層７，７はフィールド酸化膜２を形
成する選択酸化に先立って、フィールド領域にボロン等
のＰ型不純物をイオン注入することにより形成されてい
る。即ち、耐酸化性マスクとして使用するシリコン窒化
膜パターン（該窒化膜パターンで素子領域が定義される
）を形成した後、該窒化膜パターンをブロッキングマス
クとしてフィールド部分にボロンをイオン注入する。次
いでこの窒化膜パターンを耐酸化性マスクとし、選択酸
化を行なってフィールド酸化膜２を形成すると、そのと
きの熱工程でボロンが活性化され、Ｐ＋型反転層７が形
成される。
成する選択酸化に先立って、フィールド領域にボロン等
のＰ型不純物をイオン注入することにより形成されてい
る。即ち、耐酸化性マスクとして使用するシリコン窒化
膜パターン（該窒化膜パターンで素子領域が定義される
）を形成した後、該窒化膜パターンをブロッキングマス
クとしてフィールド部分にボロンをイオン注入する。次
いでこの窒化膜パターンを耐酸化性マスクとし、選択酸
化を行なってフィールド酸化膜２を形成すると、そのと
きの熱工程でボロンが活性化され、Ｐ＋型反転層７が形
成される。
上記従来のＭＯ８型半導体装置では、殆どの場合、第４
図（Ｂ）中にＯ印で示したように、Ｐ−型反転防止層の
先端部７′がチャンネル領域内に侵入して形成されてい
る。これはフィールド酸化時の熱工程において、先にイ
オン注入されたＰ型不純物が素子領域内に拡散侵入した
ためである。
図（Ｂ）中にＯ印で示したように、Ｐ−型反転防止層の
先端部７′がチャンネル領域内に侵入して形成されてい
る。これはフィールド酸化時の熱工程において、先にイ
オン注入されたＰ型不純物が素子領域内に拡散侵入した
ためである。
この侵入部分７′が形成されることは、トランジスタリ
ークを防止する上ではむしろ有効に作用する。しかし、
次に述べるようにホットキャリアの発生による信頼性低
下が顕著に現れる問題があった。
ークを防止する上ではむしろ有効に作用する。しかし、
次に述べるようにホットキャリアの発生による信頼性低
下が顕著に現れる問題があった。
上記のように、チャンネル領域の両側縁にＰ−型領域７
′が侵入して形成されているため、チャンネル領域の両
側縁部ではチャンネル領域中央部よりも不純物濃度が高
い。このため、ドレイン領域近傍における空乏の広がり
が両側縁部のＰ−型領域では狭くなり、より大きな電界
が集中する。
′が侵入して形成されているため、チャンネル領域の両
側縁部ではチャンネル領域中央部よりも不純物濃度が高
い。このため、ドレイン領域近傍における空乏の広がり
が両側縁部のＰ−型領域では狭くなり、より大きな電界
が集中する。
従って、この部分ではホットキャリアの発生が著しくな
り、素子特性に悪影響を及ぼすことになる。
り、素子特性に悪影響を及ぼすことになる。
（発明が解決しようとする問題点）
現在では素子の微細化が進展し、Ｐ−型反転防止層の侵
入幅７′を無視できない程にチャンネル幅自体が狭くな
っているから、上記の問題の解決は今後極めて重要にな
ることが予想される。
入幅７′を無視できない程にチャンネル幅自体が狭くな
っているから、上記の問題の解決は今後極めて重要にな
ることが予想される。
そこで、本発明はトランジスタリークを防止する上での
従来のＭ ＯＳ型半導体装置の利点を維持し、且つホッ
トキャリアの発生を防止して信頼性の向上を図ることを
課題とするものである。
従来のＭ ＯＳ型半導体装置の利点を維持し、且つホッ
トキャリアの発生を防止して信頼性の向上を図ることを
課題とするものである。
［発明の構成］
（問題点を解決するための手段）
上記の課題を達成するために、本発明の絶縁ゲート型電
界効果半導体装茸では、チャンネル領域におけるソース
領域近傍およびドレイン領域近傍のうち少なくともドレ
イン領域近傍では、フィールド絶縁股下の反転防止層を
チャンネル領域よりも外側に離間して形成し、その他の
チャンネル領域部分では従来通りに反転防止層をチャン
ネル領域の両側縁部に侵入させて形成することとした。
界効果半導体装茸では、チャンネル領域におけるソース
領域近傍およびドレイン領域近傍のうち少なくともドレ
イン領域近傍では、フィールド絶縁股下の反転防止層を
チャンネル領域よりも外側に離間して形成し、その他の
チャンネル領域部分では従来通りに反転防止層をチャン
ネル領域の両側縁部に侵入させて形成することとした。
上記本発明における構造は、例えば次のようにして容易
に形成することができる。即ち、反転防止層のための不
純物をイオン注入する際のブロッキングマスクとして、
素子領域予定部を覆う耐酸化性膜以外に所定領域を覆う
第二のブロッキングマスクを用いればよい。この第二の
ブロッキングマスクとしては、例えばレジストパターン
等を用いることができる。
に形成することができる。即ち、反転防止層のための不
純物をイオン注入する際のブロッキングマスクとして、
素子領域予定部を覆う耐酸化性膜以外に所定領域を覆う
第二のブロッキングマスクを用いればよい。この第二の
ブロッキングマスクとしては、例えばレジストパターン
等を用いることができる。
（作用）
上記本発明の絶縁ゲート型電界効果半導体装置では、ド
レイン領域近傍でのチャンネル領域については、反転防
止層の浸入がないから幅方向に均一な不純物濃度を有し
ている。このためドレイン領域からの空乏層は均一に広
がり、チャンネル領域両側縁部でが狭くなることはない
。従って、チャンネル領域側縁部での電界集中による著
しいホットキャリアの発生を防止することができる。
レイン領域近傍でのチャンネル領域については、反転防
止層の浸入がないから幅方向に均一な不純物濃度を有し
ている。このためドレイン領域からの空乏層は均一に広
がり、チャンネル領域両側縁部でが狭くなることはない
。従って、チャンネル領域側縁部での電界集中による著
しいホットキャリアの発生を防止することができる。
なお、ソース／ドレインの中間領域においては、従来通
り反転防止層がチャンネルｆｒ４ｉｌｉの両側縁部に侵
入して形成されているから、素子間のチャンネルリーク
が起き易くなることもない。
り反転防止層がチャンネルｆｒ４ｉｌｉの両側縁部に侵
入して形成されているから、素子間のチャンネルリーク
が起き易くなることもない。
（実施例）
以下、本発明をＮチャンネルＭＯ８型半導体装置に適用
した一実施例について、その製造方法と共に説明する。
した一実施例について、その製造方法と共に説明する。
（１） まず、第１図（Ａ＞（Ｂ）に示すようにして
素子領域となる区域を限定する。なお、第１図（Ａ）は
平面図であり、第１図（Ｂ）は第１図（Ａ＞のＢ−Ｂ線
に沿う断面図である。
素子領域となる区域を限定する。なお、第１図（Ａ）は
平面図であり、第１図（Ｂ）は第１図（Ａ＞のＢ−Ｂ線
に沿う断面図である。
即ち、Ｐ型シリコン基板１１の表面を熱酸化して膜厚約
１０００人の熱酸化ｌｌ１１２を形成した後、気相成長
法によりＩｌＮ厚約２０００人のシリコン窒化膜１３を
積層形成する。続いて、写真蝕刻法によりシリコン窒化
膜１３をパターンニングし、素子領域となる区域にのみ
シリコン窒化ｌ１１１３を残存させる。
１０００人の熱酸化ｌｌ１１２を形成した後、気相成長
法によりＩｌＮ厚約２０００人のシリコン窒化膜１３を
積層形成する。続いて、写真蝕刻法によりシリコン窒化
膜１３をパターンニングし、素子領域となる区域にのみ
シリコン窒化ｌ１１１３を残存させる。
（２）次に、第３図（Ａ）に示すように、チャンネル領
域予定部のソース予定部側端部近１労を覆うレジストパ
ターン１４１と、ドレイン予定部側端部近傍を覆うレジ
ストパターン１４２とを夫々形成する。これらレジスト
パターン１４１，１４２は、夫々シリコン窒化膜パター
ン１３の両側端から外側にはみ出して形成する。続いて
、該レジストパターン１４１．１４２及びシリコン窒化
膜１３をブロッキングマスクとし、全面に反転防止層形
成のためのボロンをイオン注入する。
域予定部のソース予定部側端部近１労を覆うレジストパ
ターン１４１と、ドレイン予定部側端部近傍を覆うレジ
ストパターン１４２とを夫々形成する。これらレジスト
パターン１４１，１４２は、夫々シリコン窒化膜パター
ン１３の両側端から外側にはみ出して形成する。続いて
、該レジストパターン１４１．１４２及びシリコン窒化
膜１３をブロッキングマスクとし、全面に反転防止層形
成のためのボロンをイオン注入する。
第２図（Ｂ）および第２図（Ｃ）は、夫々第２図（Ａ）
のＢ−Ｂ線およびＣ−Ｃ線に沿う断面図である。図示の
ように、シリコン基板１１には前記イオン注入によるＰ
−型領域１５が形成されている。このＰ°型領領域１５
、レジストパターンで覆わなかった部分ではシリコン窒
化膜パターン１３に対して自己整合で形成されているが
、レジストパターン１４を形成した部分ではシリコン窒
化膜の端縁から外側に離間して形成されている。
のＢ−Ｂ線およびＣ−Ｃ線に沿う断面図である。図示の
ように、シリコン基板１１には前記イオン注入によるＰ
−型領域１５が形成されている。このＰ°型領領域１５
、レジストパターンで覆わなかった部分ではシリコン窒
化膜パターン１３に対して自己整合で形成されているが
、レジストパターン１４を形成した部分ではシリコン窒
化膜の端縁から外側に離間して形成されている。
（３）次に、レジストパターン１４１．１４２を除去し
た後、シリコン窒化膜パｔ−ン１３を耐酸化性マスクと
して選択酸化を行ない、厚さ約１−のフィールド酸化膜
１６を形成する。続いて、シリコン窒化膜１３および熱
酸化膜１２を除去して素子領域を露出した後、熱酸化に
より膜厚約５００人のグー１〜酸化１１１１７を形成す
る。次いで、膜厚的３０００人の多結晶シリコン層をＣ
ＶＤ法で堆積し、これをパターンニングしてゲート電極
１８を形成する。更に、該ゲート電極をマスクとしてゲ
ート酸化膜１７をエツチング除去した後、ゲート電極を
マスクとして素子領域に砒素をドープすることにより、
相互に離間したＮ＋型のソース領域１９およびドレイン
領域２０を自己整合で形成する。
た後、シリコン窒化膜パｔ−ン１３を耐酸化性マスクと
して選択酸化を行ない、厚さ約１−のフィールド酸化膜
１６を形成する。続いて、シリコン窒化膜１３および熱
酸化膜１２を除去して素子領域を露出した後、熱酸化に
より膜厚約５００人のグー１〜酸化１１１１７を形成す
る。次いで、膜厚的３０００人の多結晶シリコン層をＣ
ＶＤ法で堆積し、これをパターンニングしてゲート電極
１８を形成する。更に、該ゲート電極をマスクとしてゲ
ート酸化膜１７をエツチング除去した後、ゲート電極を
マスクとして素子領域に砒素をドープすることにより、
相互に離間したＮ＋型のソース領域１９およびドレイン
領域２０を自己整合で形成する。
第３図（Ａ）はこの状態を示す平面図で、図中斜線を付
した部分がＭＯＳトランジスタのチャンネルｗＡＴＯ，
テアル。マタ、第３図（Ｂ）（Ｃ）は、夫々同図（Ａ）
のＢ−Ｂ線およびＣ−Ｃｍに沿う断面図で、夫々第２図
（Ｂ）（Ｃ）に対応する位置での断面を示している。図
示のように、第３図（Ｂ）におけるＰ−型反転防止１ｉ
１１５がチャンネル領域内に侵入していないのは、第２
図（８）でＰ−１１５がシリコン窒化膜１３の端縁から
離間して形成されているからである。また、第３図（Ｃ
）においてＰ−型反転防止領域１５がチャンネル領域内
に侵入して形成されているのは、第２図（Ｃ）でシリコ
ン窒化膜パターンに対して自己整合で形成されたＰ−領
域が、フィールド酸化の熱工程でチャンネル領域内に延
出したためである。
した部分がＭＯＳトランジスタのチャンネルｗＡＴＯ，
テアル。マタ、第３図（Ｂ）（Ｃ）は、夫々同図（Ａ）
のＢ−Ｂ線およびＣ−Ｃｍに沿う断面図で、夫々第２図
（Ｂ）（Ｃ）に対応する位置での断面を示している。図
示のように、第３図（Ｂ）におけるＰ−型反転防止１ｉ
１１５がチャンネル領域内に侵入していないのは、第２
図（８）でＰ−１１５がシリコン窒化膜１３の端縁から
離間して形成されているからである。また、第３図（Ｃ
）においてＰ−型反転防止領域１５がチャンネル領域内
に侵入して形成されているのは、第２図（Ｃ）でシリコ
ン窒化膜パターンに対して自己整合で形成されたＰ−領
域が、フィールド酸化の熱工程でチャンネル領域内に延
出したためである。
なお、第３図（Ａ）においては、このＰ−型反転防止層
１５の先端を破線Ｘで示した。
１５の先端を破線Ｘで示した。
第３図に示した実施例になるＭＯ８型半導体装置では、
チャンネル長方向の中間部分にではチャンネル領域の両
側縁部内にＰ−型反転防止層１５が侵入して形成されて
いるから、チャンネル領域側縁部を通してソースからド
レインに電流が流れるトランジスタリークは従来と同様
に有効に防止できる。
チャンネル長方向の中間部分にではチャンネル領域の両
側縁部内にＰ−型反転防止層１５が侵入して形成されて
いるから、チャンネル領域側縁部を通してソースからド
レインに電流が流れるトランジスタリークは従来と同様
に有効に防止できる。
他方、ドレイン領域２０の近傍においては、第３図（Ｂ
）に示すように反転防止層１５がチャンネル領域から離
間しているため、チャンネル領域側縁部でホットキャリ
アの発生が著しくなるのを防止できる。即ち、ドレイン
領域からの空乏層はチャンネル幅方向に均等に広がり、
従来のようなチャンネル領域側端縁部での異常な電界集
中が回避される。従って、ホットキャリアの生成が抑制
され信頼性の向上を図ることができる。
）に示すように反転防止層１５がチャンネル領域から離
間しているため、チャンネル領域側縁部でホットキャリ
アの発生が著しくなるのを防止できる。即ち、ドレイン
領域からの空乏層はチャンネル幅方向に均等に広がり、
従来のようなチャンネル領域側端縁部での異常な電界集
中が回避される。従って、ホットキャリアの生成が抑制
され信頼性の向上を図ることができる。
なお、上記実施例ではソース領域側のチャンネル領域端
部でも、ドレイン側と同様に反転防止層１５がチャンネ
ル領域側端縁から離間して形成されているが、上述のよ
うにホットキャリアは主にドレイン領域近傍で発生する
。従って、ソース領域近傍では従来と同様に反転防止層
をチャンネル領域側縁部に侵入させて形成しても、ホッ
トキャリア生成を抑制する上で一定の効果効果を得るこ
とができる。
部でも、ドレイン側と同様に反転防止層１５がチャンネ
ル領域側端縁から離間して形成されているが、上述のよ
うにホットキャリアは主にドレイン領域近傍で発生する
。従って、ソース領域近傍では従来と同様に反転防止層
をチャンネル領域側縁部に侵入させて形成しても、ホッ
トキャリア生成を抑制する上で一定の効果効果を得るこ
とができる。
［発明の効果］
以上詳述したように、本発明による絶縁ゲート型電界効
果半導体装置は、トランジスタリークを防止し、且つホ
ットキャリアの発生を防止して信頼性の向上を図ること
ができる等、顕著な効果を奏するものである。
果半導体装置は、トランジスタリークを防止し、且つホ
ットキャリアの発生を防止して信頼性の向上を図ること
ができる等、顕著な効果を奏するものである。
第１図〜第３図は本発明の一実施例になるＭＯ８型半導
体装置をその製造工程と共に示す図、第４図は従来のＭ
Ｏ８型半導体装置とその問題点を示す図である。 １１・・・Ｐ型シリコン基板、１２・・・熱酸化膜、１
３・・・シリコン窒化膜、１４１．１４２・・・レジス
トパターン、１５・・・Ｐ−型反転防止層、１６・・・
フィールド酸化膜、１７・・・ゲート酸化膜、１８・・
・ゲート電極、１９・・・Ｎ“型ンース領域、２０・・
・Ｎ′″型ドレイン領域 出願人代理人 弁理士 鈴江武彦 ＠ １ 図 ｉｆｌ ２ 図 （Ｂ） （Ｃ）（Ｂ）
体装置をその製造工程と共に示す図、第４図は従来のＭ
Ｏ８型半導体装置とその問題点を示す図である。 １１・・・Ｐ型シリコン基板、１２・・・熱酸化膜、１
３・・・シリコン窒化膜、１４１．１４２・・・レジス
トパターン、１５・・・Ｐ−型反転防止層、１６・・・
フィールド酸化膜、１７・・・ゲート酸化膜、１８・・
・ゲート電極、１９・・・Ｎ“型ンース領域、２０・・
・Ｎ′″型ドレイン領域 出願人代理人 弁理士 鈴江武彦 ＠ １ 図 ｉｆｌ ２ 図 （Ｂ） （Ｃ）（Ｂ）
Claims (1)
- 第一導電型半導体基板の表層に選択的に形成されたフィ
ールド絶縁膜と、該フィールド絶縁膜で囲まれた素子領
域内に相互に離間して形成された第二導電型のソース領
域およびドレイン領域と、該ソース領域およびドレイン
領域間のチャンネル領域上にゲート絶縁膜を介して形成
されたゲート電極と、前記フィールド絶縁膜に接してそ
の下の前記半導体基板内に形成された第一導電型の反転
防止層とを具備し、前記チャンネル領域におけるソース
領域近傍およびドレイン領域近傍のうち少なくともドレ
イン領域近傍で前記反転防止層をチャンネル領域よりも
外側に離間して形成し、その他のチャンネル領域部分で
は前記反転防止層をチャンネル領域の両側縁部内に侵入
させて形成したことを特徴とする絶縁ゲート型電界効果
半導体装置
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4770586A JPS62204574A (ja) | 1986-03-05 | 1986-03-05 | 絶縁ゲ−ト型電界効果半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4770586A JPS62204574A (ja) | 1986-03-05 | 1986-03-05 | 絶縁ゲ−ト型電界効果半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62204574A true JPS62204574A (ja) | 1987-09-09 |
Family
ID=12782716
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4770586A Pending JPS62204574A (ja) | 1986-03-05 | 1986-03-05 | 絶縁ゲ−ト型電界効果半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62204574A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07263693A (ja) * | 1994-02-24 | 1995-10-13 | Samsung Electron Co Ltd | Ｆｅｔの製造方法及び集積構造 |
| WO1997019516A1 (en) * | 1995-11-21 | 1997-05-29 | Information Storage Devices, Inc. | A clocked high voltage switch |
| EP1235271A3 (de) * | 2001-02-23 | 2005-03-09 | Infineon Technologies AG | Nativer Feldeffekttransistor und Verfahren zu dessen Herstellung |
-
1986
- 1986-03-05 JP JP4770586A patent/JPS62204574A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07263693A (ja) * | 1994-02-24 | 1995-10-13 | Samsung Electron Co Ltd | Ｆｅｔの製造方法及び集積構造 |
| WO1997019516A1 (en) * | 1995-11-21 | 1997-05-29 | Information Storage Devices, Inc. | A clocked high voltage switch |
| US5723985A (en) * | 1995-11-21 | 1998-03-03 | Information Storage Devices, Inc. | Clocked high voltage switch |
| EP1235271A3 (de) * | 2001-02-23 | 2005-03-09 | Infineon Technologies AG | Nativer Feldeffekttransistor und Verfahren zu dessen Herstellung |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3474589B2 (ja) | 相補型ｍｉｓトランジスタ装置 | |
| US4466175A (en) | Manufacture of vertical insulated gate field effect transistors | |
| JP4009331B2 (ja) | Ｍｏｓトランジスタおよびその製造方法 | |
| US4523368A (en) | Semiconductor devices and manufacturing methods | |
| US6350641B1 (en) | Method of increasing the depth of lightly doping in a high voltage device | |
| KR950008257B1 (ko) | 모스(mos) 트랜지스터 및 그 제조방법 | |
| JPS63177471A (ja) | Ｍｏｓ形半導体装置 | |
| JPH07263693A (ja) | Ｆｅｔの製造方法及び集積構造 | |
| JP3454076B2 (ja) | 炭化けい素半導体装置 | |
| JPH06177376A (ja) | Ｍｏｓ電界効果半導体装置の製造方法 | |
| KR100415191B1 (ko) | 비대칭형 씨모스 트랜지스터의 제조 방법 | |
| US5747354A (en) | Semiconductor device having an improved anti-radioactivity and method of fabricating the same | |
| JP2690244B2 (ja) | Ｍｉｓ型高耐圧トランジスタおよびその製造方法 | |
| JPS62229977A (ja) | 導電変調型ｍｏｓｆｅｔの製造方法 | |
| JPS6384162A (ja) | 半導体装置の製造方法 | |
| US8237222B2 (en) | Semiconductor device and method of manufacturing the same | |
| KR100304974B1 (ko) | 모스트랜지스터제조방법 | |
| KR0166859B1 (ko) | 반도체장치 및 그 제조방법 | |
| KR100235980B1 (ko) | 모스패트 제조방법 | |
| KR100311177B1 (ko) | 반도체장치의 제조방법 | |
| KR100333356B1 (ko) | 반도체장치의 제조방법 | |
| KR100376874B1 (ko) | 반도체장치의트랜지스터제조방법 | |
| KR19990058935A (ko) | 마스크롬 셀 및 그 제조방법 | |
| GB2140617A (en) | Methods of forming a field effect transistor | |
| JP2003115585A (ja) | 半導体装置の製造方法 |