JPS62208155A - マルチプロセツサシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 従来の技術 一般に、コンソール入出力、ディスク入出力およびリレ
ー人出力などのすべての入出力は、それらＩ１０デバイ
スを制御するために設けられたＣＰＵのみが制御するも
のである。プログラムの機械語コードは、専用のプロセ
ッサだけが実行できるので、他機械語コードで記述され
たプログラムを実行させたい時、従来の方法としては、
その機械語コード用のＣＰＵを塔載したＣＰＵボードを
用意し、本体コンビーータシステムの拡張スロットに装
着して本体コンピュータと並行して動作させることで一
応その目標を達成している。この例を第２図に示す。以
下、第２図を参照して、従来のマルチプロセッサとＩ１
０間のインタフェース方式について説明する。

第２図において、１は汎用プロセッサとしてのＣＰＵ、
　　２は初期化プログラム、モニタプログラム等の格納
されている読出し専用メモリ・（以下［）Ｍと記す）、
３はＲＯＭ２、外部記憶装置７及びＩ１０デバイス群６
からのデータを記憶するランダムアクセスメモリ（以下
ルＷと記す）、８はＣＰＵ　ｌ専用の内部バス、４はビ
デオ調、５はＲＯＭ　２、ＲＩＡＭ３．ヰなどのメモリ
内容を直接アクセスするダイレクトメモリアクセス、１
６は汎用プロセッサＣＰＵ１を中心として構成されるコ
ンピータシステム本体、９はコンピュータシステム本体
１６とデータ交換するために拡張ボードとして接続され
たインサーキット型ＯＳエミュレータ、１０はＯＳエミ
エレーションの対象となる構造のＣＰＵ。

１２はＯ８エミュレータ９の初期化プログラムを有する
ＲＯＭ、　　１．３はコンピュータシステム本体１６か
らのデータを格納するための誠、１４はＣＰＵ１０専用
の内部バス、１５はＣＰＵ　１とＣＰＵ１０間通信のた
め（＝ＯＳエミュレータ９のパラレルポートに設けたデ
ータバッファである。

ここで、エミュレータとは異機種の機械語を尚該機種で
動作できるように機能をまねる機構のことである。

以上のような構成（二おいて、以下その動作について説
明する。

電源投入により、ＣＰＵ　ｌとＣＰＵｌ０が各々動作を
開始し、フンピーータシステム本体１６のＣＰＵ　１は
自身の奥行するプログラムとＣＰＵ　１０が実行するプ
ログラムを、外部記憶装置７からＲＡＭ３に持ってくる
。ＣＰＵ　１は自身のプログラムを実行することによっ
て、ＣＰＵ　１０のプログラムをＲＡＭ　１３１−転送
した後、ＣＰＵＩＱに制御を移す。ＣＰＵｌ０は自身の
プログラムを実行することによってＣＰＵ１をＣＰＵ　
１０の管理下に置く。結局、インサーキット型ＯＳエミ
ュレータ９とコンピュータシステム本ンとなる。ＯＳエ
ミーレータ９とコンピータシステム本体１６は、パラレ
ルポートのバッファ１５を使用して、ハンドシェイクに
よりデータ交換を行なっている。ＯＳエミーレータ９の
Ｉ１０ポートトシては、コンピュータシステム本体１６
とのパラレルポートがあるだけである。ＯＳエミュレー
タ９は、コンピュータシステム本体１６のＩ１０デバイ
ス群６を利用して入出力を行う。即ち、ＣＰＵ１０はＩ
ｌｏへの命令データをコンピュータシステム本体１６に
送り、それを受は取ったＣＰＵ　１がデータ解釈しＣＰ
Ｕ１がＩ１０デバイス群６の制御を行う。その結果デー
タはＣＰＵ　１からＯＳエミーレータ９へ応答データと
して送られる。このように、インサーキット型において
は、データ通信方式による間接的な方法で、ＯＳエミュ
レータ９からのＩ１０制御が実現されている。

発明が解決しようとする問題点 しかし、以上のような構成では、ＯＳエミュレータ９か
らコンピュータシステム本体１６上のメモリを直接アク
セスできないので、ＣＰＵＩＱは調１３と階Ｎ３間のデ
ータ交換によりＩ１０デバイス群６を制御しなければな
らないという問題があった。

本発明は従来技術の以上のような問題を解決するもので
、ＯＳエミュレータ９のＣＰＵｌ０が直接コンピュータ
システム本体１６のメモリＲＡＭ３あるいはＲＡＭ　２
のプログラムをコンピュータシステム本体１６のＣＰＵ
　１と同様にして実行できるよう（二することを目的と
するものである。

問題点を解決するための手段 本発明は、上記目的を達成するために、エミュレータ側
のＣＰＵを本体側ＣＰＵ内部バスにバスインタフェース
を介して直接結合させ、動作しているＣＰＵをＩ１０ア
クセス要か否かによって、遂次的（＝切り換えるように
したものである。

作　　　用 本発明は上記構成（二より、エミュレータ側のＣＰＵが
動作中にいアクセスが発生したとき、エミュレータ側の
ＣＰＵが実行途中の情報をバスインタフェース、内部バ
スを介して本体側のメモリに書き込み、本体側のＣＰＵ
が表アクセス処理し、異種構造のプロセッサ間でも共通
のＩ１０デバイスを有効に利用することができるように
したものである。

実施例 以下、図面を参照しながら本発明の実施例について説明
する。

第１図は本発明の一実施例における異種マルチプロセッ
サシステムの構成を示したものである。

第１図１−おいて、１は汎用ＣＰＵ、　　２はシステム
全体の初期化プログラム、モニタプログラムを格納する
ｌｌ０Ｍ、３は外部記憶装置７等のＩ１０デバイス群か
らのデータを記憶するＲＡＭ、８はＣＰＵ　ｌ構造の本
体側内部バス、６は内部バス８の構造に従うＩ１０デバ
イス群、９はインデバイス型ＯＳエミュレータ、１０は
汎用ＣＰＵ　１のＩ１０デバイス群６を利用して入出力
を行なわせようとしている目標ＣＰＵ、　　１１鵜、Ｃ
ＰＵ　ｌ構造の本体側内部バス８に接続しているＲＯＭ
　２とＭＭ３をＣＰＵｌ０から直接アクセスできるよう
にするためのバスインタフェースである。４はビデオＲ
ＡＭ、５けダイレクトメモリアクセスで、第２図と同様
であるので説明は省略する。

電源投入等（二よりまず本体ＣＰＵ　１が始動する。

これ（二よりプログラムを調３にロードしてからエミュ
レータＣＰＵＩＱに制御を渡すと同時に、ＣＰＵ１は自
ら停止状態になる。すなわちこの時点で異種マルチプロ
セッサシステムは全体として、ＣＰＵｌ０マシンで動作
していること（＝なる。ある要因により、■１０　デバ
イス群６へのアクセス要求が発生すると、動作している
ＣＰＵｌ０がそれを検知し割込み処理により、途中まで
のプログラム実行状態（二関する情報を、ＣＰＵ間共用
メモリであるＲＡＭ３の共有領域（＝書き込んでから、
ＣＰＵ　１に制御を渡し、ＣＰＵＩＱは自らを停止状態
とする。

以後のＩ１０アクセス処理は、ＣＰＵＩマシンの下で、
共用メモリ上のプログラムを実行することによって行な
われる。処理が終了するとＣＰＵ　１はＣ１）Ｕ　１０
　＋＝制御をもどし、自らは再び停止状態となる。Ｉ１
０アクセス処理結果は、〜Ｗ３上の共有領域に書込まれ
であるので、ＣＰＵｌ０はＣＰＵ　１による処理結果を
メモリ読み込みにより得ることができる。したがってＣ
ＰＵ間でデータ送受信は必要なくなる。

以上の説明から明らかなよう（二本実施例によれば、イ
ンデバイス型ＯＳエミュレータ９のＣＰＵＩＱを、バス
インタフェース１１（二より直接本体ＣＰＵ内部バス８
に結合することにより、異種構造のＣＰＵ間でのＩ１０
デバイス群６の共通化が、命令、応答データの送受信に
よらなくてもできるようになる。

発明の効果 以上のように本発明は、片方のＣｒ’Ｕ　ｌ：　ｆｉす
るメモリ上に他方の異種構造のＣＰＵのプログラムも同
居させて実行させることができるので、Ｉ１０デバイス
用周辺ＬＳＩが完備していないようなプロセッサでも、
本体としての汎用プロセッサのシステムにインデバイス
型Ｏ８工、ミュレータのＣＰＵを結合すれば、汎用プロ
セッサの下でしか使えなかったプログラムや他のデータ
ベースがエミュレータとしてのＣＰＵからでも使えるよ
うになり、その効果は大きい。

【図面の簡単な説明】

第１図は本発明の一実施例における異種構造マルチプロ
セッサシステム構成図、第２図は従来の異種構造マルチ
プロセッサシステム構成図である。 ■・・・汎用プロセッサ、２・・・読み込み専用メモリ
、３・・・ランダムアクセスメモリ、６・・・Ｉ１０デ
バイス群、７・・・外部記憶装置、８・・・汎用プロセ
ッサ用内部バス、９・・・ＯＳエミーレータ、１０　・
・・異種構造プロセッサ、１１・・・汎用プロセッサ間
バスインタフェース、１５・・・通信ポート用バッファ
、１６・・・汎用プロセッサシステム。 代理人の氏名　弁理士　中　尾　敏　男　はか１基筒　
１　図

Claims (1)

【特許請求の範囲】
1. 第１のマイクロプロセッサと、メモリと、入出力デバイ
   スとが接続された内部バスに、第１のマイクロプロセッ
   サとは異種構造の第２のプロセッサをバスインターフェ
   ース手段を介して結合したことを特徴とするマルチプロ
   セッサシステム。