JPS62217775A - メモリ制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、メモリを制御するメモリ制御回路に関するも
のである。特に、画像処理装置のメモリｉ１ｉす御回路
に関するものである。

［従来の技術］ マイクロコンピュータ（以下、ＭＰＵと略）により制御
されているカラー記録装置等の画像処理装置に於いては
高精細出力の要望が非常に高まり、それに伴いカラー記
録装置の印字ヘッドも高解像度になって来た。その反面
、−画面当りの情報量が非常に、多くなっている。その
ため記録速度を速くせざるを得ないためにホストＣＰＵ
からのデータの取り込み及びＹ（イエロー）１Ｍ（マゼ
ンタ）、Ｃ（シアン）データからのＢＫ　（ブラック）
データの生成のための処理時間とが量も長く多くなって
きている。特に、縦に一列に複数個の印字素子を持ち、
媒体に対して水平方向に操作しつつ印字を実行する、い
わゆるシルアルプリンタでラスク情報を高速で印字可能
にする事が望まれている。

そのためには、送られて来たラスク情報を−Ｈメモリ内
に記憶させ、必要量だけのラスク情報を受信後にソフト
ウェア等の制御でヘッド構造に合わせたデータ変換すな
わち縦横変換を行う必要がある。しかしソフトウェアに
よるデータ受信、変換では、ヘッドのエレメント数が少
ない場合には処理時間も短いので問題は少ないが、エレ
メント数が増加し、特にカラーデータの場合には通常Ｒ
（赤）、Ｇ（緑）、Ｂ（青）とモノクロームデータの３
倍のデータ量となるためデータ処理時間が非常に長くな
り、更に印字ヘッドのインク色はＹ、Ｍ、Ｃ，ＢＫであ
るので、ＲＧＢデータからＹＭＣデータへ変換せわがな
らないため処理時間がさらに長くなるという欠点を有し
ていた。

［発明が解決しようとする問題点］ 本発明は上記の欠点に鑑みて成されたもので、水平デー
タの垂直データへの変換機能と、人力カラーデータか、
ら対応するカラーデータへの変換機能と、縦ｎバイトの
イメージデータをヘッドに構造に対応させるフォーマッ
ト変換機能と、メモリクリア機能と、印字可能範囲を超
える入力データを捨てる機能と、対象メモリシステムが
ダイナミックＲＡＭで構成されているときのためのオー
トリフレッシュ機能とを高速で実行する画像処理装置の
メモリ制御回路を提供するものである。

［問題点を解決するための手段］ この問題点を解決する一手段として、第１図に示すカラ
ー記録装置２は、ホストＣＰＵＩとインターフェースケ
ーブル１６で接続されていて、かつインターフェースデ
ータ幅は８ビツト又は１６ビツトで構成されている。カ
ラー記録装置２はマスタＭＰＵ３と、キャリッジモータ
１０と、紙送りモータ９と、サブＭＰＵ７と、印字ヘッ
ド８と、メモリ５と、インターフェースユニット６と、
メモリ制御回路４とを備える。

第２図に示すメモリ制゛御回路４は、アドレスカウンタ
４１５と、バンクレジスタ４１４と、バンクセレクタ４
１７と、レングスカウンタ４１２と、データ格納レジス
タ４１０，４１１と、インバータロジック４１６と、ア
ンドロジック４１８と、コマンドレジスタ４１３と、イ
ンストラクションデコーダ４３０と、バスアービタ４５
０と、マイクロシーケンサ４４０と、並直変換回路４２
０と、ビットチェンジ４１９と、ビットカウンタ４２１
と°を備える。

更に、アドレスカウンタ４１５とレングスカウンタ４１
２とには、前段にラッチが置かれている。

［作用］ かかる構成において、ホストＣＰＵＩからインターフェ
ースケーブル１６を通して、インターフェースユニット
６に送信されたデータ幅が８ビツト又は１６ビツトの画
像データは、メモリ制御回路４に制御されてメモリ５に
格納される。カラー記録装置２はマスタＭＰＵ３に制御
されて、水平データの垂直データへの変換機能と、入力
カラーデータから対応するカラーデータへの変換機能と
、縦ｎバイトのイメージデータをヘッドに構造に対応さ
せるフォーマット変換機能と、メそリフリア機能と、印
字可能範囲を超える入力データを捨てる機能と、対象メ
モリシステムがダイナミックＲＡＭで構成されていると
きのためのオートリフレッシュ機能を持つメモリ制御回
路４によってメモリへの格納前後で入力データを印字デ
ータに変換し、印字ヘッド８に出力する。一方、サブＭ
ＰＵ７によりキャリッジモータ１０と紙送りモータ９と
を制御する。

マスクＭＰＵ３はメモリ制御回路４の起動時に、アドレ
スカウンタ４１５にスタートアドレスをセットシ、バン
クレジスタ４１４に領域を判別するためのアドレスをセ
ットし、レングスカウンタ４１２に処理するデータ長を
セットし、コマンドレジスタ４１３にメモリ制御回路４
による動作を指定するコマンドデータをセットする。メ
モリ制御回路４は、マイクロシーケンサ４４０による同
期信号を基に、コマンドレジスタ４１３の内容をインス
トラクションデコーダ４３０でデコードし、バスアービ
タ４５０を通してメモリ５の制御、あるいはホストＣＰ
ＵＩ、マスタＭＰＬＪ３との同期をとる一方、データ格
納レジスタ４１ｏ。

データ格納レジスタ４１１．インバータロジック４１６
、アンドロジック４１８．並直変換回路４２０、ビット
チェンジ４１９．ビットカウンタ４２１とを使って、デ
ータの変換を行う。

更に、アドレスカウンタ４１５とレングスカウンタ４１
２との前段のラッチは、メモリ制御回路４が繰り換えし
同じアドレスから同じデータ長の処理をする場合に使用
される。

［実施例］ 以下、本発明の一実施例を図面に従って詳細に説明する
。

第１図は本発明の一実施例を適用したカラー記録装置の
ブロック図で、カラー記録装置はホストＣＰＵＩとイン
ターフェースケーブル１６で接続されていて、かつイン
ターフェースデータ幅は８ビツト又は１６ビツトで構成
されている。カラー記録装置２は全体を司どるマスクＭ
ＰＵ３　（以下ＭＭＰＵ３）はキャリッジモータ１０及
び紙送りモータ９を制御するサブＭＰＵ７　（以下ＳＭ
ＰＵ７）と通線１２で密に結合している。さらにＭＭＰ
Ｕ３は印字ヘッド８．メモリ５．インターフェースユニ
ット６及びメモリ制御回路４（以下ＭＣ４）を制御する
。印字ヘッド８は本実施例ではヘッド当り２４ドツトエ
レメントのものを対象としている。

第２図は本実施例の骨子となるＭＣ４のブロック図で、
概略を説明すると、データ転送先を決定するアドレスカ
ウンタ４１５（以下ＡＤＲＣ４１５）と、第８図で示さ
れるメモリ構成で色メモリを指定するためのバンクレジ
スタ４１４（以下ＢＲ４１４）と、前記ＢＲ４１４を選
択するバンクセレクタ４１７（以下ＢＳＥＬ４１７）と
、データ転送数を指定するレングスカウンタ４１２（以
下ＬＣ４１２）と、内部作業用のデータ格納レジスタ４
１０（以下ＤＲ４１０）、４１１　（以下ＤＲ４ｚ）と
、データを反転するためのインバータロジック４１６（
以下ＩＮＶ４１６）と、前記ＤＲ４１０とＤＲ４１１と
の論理積演算をするアンドロジック４１８（以下ＡＮＤ
４１８）と、動作モードを設定するためのコマンドレジ
スタ４１３（以下Ｃ０ＭＲ４１３）と、＝＋ｖンドを解
析するためのインストラクションデコーダ４３０（以下
ＩＤ４３０）と、外部装置との制御信号の同期をとるバ
スアービタ４５ｏ（以下ＢＡ４５０）と、実行処理に必
要な内部タイミングを生成するマイクロシーケンサ４４
０（以下ＭＳ４４０）と、水平−垂直変換を実行する並
直変換回路４２０（以下ＰＳ４２０）、ビットチェンジ
４１９（以下ＢＣ４１９）、ビットカウンタ４２１（以
下ＢＣＮＲ４２１）等から構成されている。

又、ＭＭＰＵ３は１６ビツトのＭＰＵでデータが１６ビ
ツト、アドレスは２３ビツトで構成されているので、メ
モリ５も同様にデータ１６ビツト幅である。しかし、イ
ンターフェースユニット６の出力データ１５はホストＣ
ＰＵ　１との兼ね合いで８ビツト又は１６ビツトの両方
がＭＣ４への設定で選択可能である。

ＭＣ４内の詳細な説明をする前に、ＭＣ４の外部仕様及
びカラー記録装置２の概略仕様を説明する。

くカラー記録装置２の仕様〉 １、ヘッド構成・・・縦２４ドツト／ヘツド、Ｙ、Ｍ、
Ｃ，ＢＫの４ヘツド ２、人力データフォーマット ・・・マスクイメージフォーマット ・・・縦８ビツトイメージフオーマツト・・・縦２４ビ
ツトイメージフオーマツト３、色指定フォーマット ・・・　ＲＧＢ ・・・ＲＧＢＢＫ ・・・ＭＭＣ ・・・ＭＭＣＢＫ 上記２及び３については、第１６図〜第１９図で説明す
るが、説明を簡単にするために人力データは８ビット幅
の一色についての結果に限定している。

第１６図はラスクイラージフォーマット時の人力データ
と出力結果を比較した図で、縦８ビツトの入力データが
バイト毎の直列データとみなして出力する。本フォーマ
ット時の制御は、［縦横変換（ＨＶモード）］の項で詳
細な説明をする。

第１７図は縦８ビツトイメージフオーマツトの入力デー
タと出力結果の関係を示した図で、入力データはヘッド
のドツト１〜８の部分のみで印字される。これは１人力
データが入力の度に必ずドツト１〜８を使用して印字す
るのではなく、通常３つの入力データブロックを受信し
てから印字する。すなわち、最初の入力データブロック
がドツト１〜８に、２番目の入力データブロックがドツ
ト９〜１６に、３番目の入力データブロックがドツト１
７〜２４に対応して印字される。

第１８図は縦２４ビツトイメージフオーマツトの入力デ
ータと出力結果の関係で、入力データがバイトシリアル
なフォーマットとして解釈され、３バイト毎に出力結果
の縦１ラインに対応する。

第１９図（Ａ）〜（Ｄ）は色指定フォーマットの例であ
り、第１９図（Ａ）はＲＧＢフォーマットで、Ｎバイト
毎に色データ（第１６〜第１８図の人力データに対応す
る）が変更される。同様に第１９図（Ｂ）はＲＧＢＢＫ
、第１９図（Ｃ）はＹＭＣ，第１９図（Ｄ）はＭＭＣＢ
Ｋフォーマットである。印字ヘッドのインク色はＹＭＣ
ＢＫであるため、第１９図（Ｄ）以外のフォーマットは
色変換を行う必要性がある。これを説明するのが第２０
図で、■のＲＧＢフォーマットは、まずＲＧＢをＭＭＣ
に変換し、次にＭＭＣからＢＫ及び新しいＹＭＣを生成
する。この新しいＭＭＣを生成する理由を次に述べる。

ＢＫデータはＹ＝Ｍ±Ｃ＝１であるので、黒を表現する
場合入力データそのままのＹ、Ｍ、Ｃを使うと黒はＢＫ
。

Ｙ、Ｍ、Ｃ全てのインクで印字されてしまうため、ＢＫ
で印字されるドツトの部分のＹ、Ｍ、Ｃは削除しなけれ
ばならない。

■のＲＧＢＢＫフォーマットはＢＫデータが付加されて
いるのでＲＧＢのみをＹＭＣに変換すれば良い。

■のＹＭＣフォーマットはＢＫデータと新しいＹＭＣを
生成するのみで良い。

以上説明した様に、Ｂｆｆｆｉ類のデータフォーマット
と４ｆｆｆｉ類の色指定モードをサポートする事により
各種のシステムに対応可能になった。

＜ＭＣ４の機能〉 ＭＣ４は　Ｄ　　Ｍ　Ａ　　Ｃ（Ｄｉｒｅｃｔ　　Ｍｅ
ｍｏｒｙ　　Ａｃｃｅｓｓ　　Ｃｏｎｔｒｏｌｌｅｒ）
　　としての機能を持ちインターフェースデータ１４の
リード及びそれのメモリ５への書き込み、縦横変換１色
変換を実行する機能を有する。以下に機能の概要を列記
する。

ＩＦＲモード・・・インターフェースデータのメモ°　
　リへの書鮒込み ＣＣモード・・・色変換を実行する （ＭＭＣ−ＢＫ） Ｈｖモード・・・インターフェースデータをリードし、
即、縦横変換する ＤＤモード・・・インターフェースデータをリードし、
メモリには書き込まない ＣＤモード・・・ＭＣＪ内の固定データをメモリに書き
込む ＣＤＨＶモード・・・ＭＣ４内の固定データを縦横変換
する ＩＦＲ１モード・・・インターフェースデータを反転し
たデータをメモリに書き 込む ＨＶＩモード・・・インターフェースデータを反転した
データを縦横変換する 等があり、各モードについては後で詳細に説明する。

＜ＭＣ４内部の説明〉 ＭＣ４は前述した様にＤＭＡＣ機能を持っている。これ
は第２図のＢＡ４５０により実行され、ＭＭＰＵ３の動
作を停止させる機能である。これはＭＣ４が動作を開始
するためには必ず行われなければならない動作であり、
又以下の説明及びタイミングチャートではほとんど省略
されている機能である。以下にＢＡ４５０の動作を詳述
する。

本実施例のＭＣ４がインターフェースユニット６からの
デー夕をメモリ５に書き込む。又はその池の各種メモリ
データのリードライトを実行する際に、ＭＭＰＵ３を停
止状態にして第１図のアドレスバス１４ｂ及びデータバ
ス１４をフリーな状態（トライステート状態）にしなけ
ればならない。

そのための手段としてモトローラ社製１６ビツトＭＰＵ
　（Ｍ６８０００）を使用した本カラー記録装置では、
第３図で示される方法により前記状態を得る事が可能で
ある。ＭＣ４が動作可能状態にある時、動作開始は図示
しないインターフェースユニット６からの割り込み、又
はＭ　Ｍ　Ｐ　Ｕ　３７５）らのＣ０ＭＲ４１３へのコ
マンドの書き込みによる。第３図に於いて、例えばコマ
ンドの書き込みによりＭＣ４の動作が開始すると、ＭＣ
４はまず＊ＢＲをＬＯＷにしてＭＭＰＵ３からの応答信
号である＊ＢＲがＬＯＷになるのを待つ。＊ＢＲがＬＯ
Ｗになればアドレスバス１４ｂとデータバス１４は解放
されるので、アドレス、データ共にＭＣ４の管理下に置
かれる。従って、ＭＣ４は動作実行中を示す＊ＢＧＡを
ＬＯＷにすると同時に動作開始す多。動作を終了すれば
ＭＣ４は＊ＢＧＡをＨＩＧＨにして、アドレス、データ
バスの管理をＭＭＰＵ３に渡す。

［ＡＤＲＣ４１５・・・アドレスカウンタ］第２図のＡ
ＤＲＣ４１５は、対象メモリのアドレスを指定するもの
で、１６ビツトのカウンタから構成されアドレスＡ１〜
．Ａｔｓを持つすなわち６４にワードの可変範囲を持つ
、メモリ５が１６ビツトデータ幅なので、第２７図で示
される如く、最下位アドレスＡＱは通常必要としないが
、ＭＣ４の内部にはＡＯ用のカウンタを具借している。

ＡＤＲＣ４１５は、ＭＭＰＵ３からの設定によりインク
リメント量が可変であり、一番大籾な特徴は＋３のイン
クリメント量を設定出来る事とインターフェースデータ
幅が８又は１６ビツトの両方の制御を可能にするため、
同じインクリメント量であってもＡＤＲＣ４１５のイン
クリメント量が異なる点である。

インターフェースバス幅が８ビツトの場合で入力データ
フォーマットが縦２４ビツトの場合の、入力データのメ
モリ５への格納方法を第２１図。

第２３図で示すと、第１７図からも解る様に入力データ
は順番にメモリ５に格納するのが印字の際の制御を含め
て一番処理しやすい形態であるので、ＡＤＲＣ４１５の
インクリメント量を＋１に設定すると、アドレスの変化
は初期にｎと設定されていれば、ｎ、ｎ＋１．ｎ＋２．
ｎ＋３・・・どなる。一方、入力データフォーマットが
縦８ビツトの例だと第２１図の入力データに対してメモ
リ５には第２２図の様に飛び飛びに格納される。そのた
めにはＡＤＲＣ４１５のインクリメント量を＋３にすれ
ば、出力アドレスは、ｎ、ｎ＋３゜ｎ＋６・・・となり
、結果として第２２図と同じになる。ＡＤＲＣ４１５の
インクリメント量を＋１に設定した時にインターフェー
スバス幅が８ビツトの時と１６ビツトの時を比較すると
、８ビツトの時は第２１図の入力データと第２３図のメ
モリ結果の関係となり、１６ビツトの時は第２４図の入
力データと第２５図のメモリ結果となり、第２５図から
解る様にＡＤＲＣ４１５のアドレス出力は、ｎ、ｎ＋２
．ｎ＋４−　となる。

前記説明以外のインクリメントＨ＋２．＋４・・・は、
装置の使用ヘッドのエレメント数が変化した時に対応可
能とするためである。なお、＋３インクリメントは８ビ
ツトインターフエースのときのみ有効で、１６ビツトバ
ス幅の時は自動的に＋１インクリメント量になる様に構
成されている。

以上の動作を第２６図で説明する。

ＰＴ８１０はインクリメント量が＋３の時”　１　”で
、それ以外では“Ｏ”、ＰＯ３１２はインクリメント量
が＋１の時″１″で、それ以外の時“Ｏ”　、ＢＷ８１
１はインターフェースバス幅を示す信号で、８ビツトの
時“１”、１６ビツトの時“０”になる信号である。８
０２，８０３はそれぞれ２進カウンタ、８０１は３進カ
ウンタであるが、通常の３進カウンタと異り、０→１→
２→０→１・・・と変化するのではなく、Ｏ→３→２−
１−０−・・・と変化し、図示しないキャリ信号を０−
３以外のカウントアツプ時には必ず図示しない上位カウ
ンタに供給する。このことにより下位３ビツトアドレス
の変化は初期値が０の場合は、０→３→６→９・・・と
なり、初期値が１の場合は、１→４→７→Ａ・・・とな
り、初期値が２の場合は、２→５→８→Ｂ・・・となる
。今、インターフェースバス幅が８ビツトで変化量が＋
３のとき、ＰＴ＝１．ＢＷ＝１であるからアンドゲート
８１６の出力８１６ａは“１”となり、アドレス信号Ａ
ｏ８１４．Ａ１８１５には３進カウンタａｏｉの出力８
０１ａ、８０１ｂが出力される。もし変化量が＋３のと
ぎにインターフェースバス幅が１６ビツトの時はＢＷ＝
Ｏであるから、アンドゲート８１６は禁止されるので、
８１６ａは“０″となり、アンドゲート８１３からは８
０２ａ、８０３ａが出力８１４，８１５に出力される。

又、ＰＯ８１２＝Ｏであるが、ＰＴ＝　１であるためア
ンドゲート８０８がイネーブルになり、２進カウンタ８
０３はインクリメントされる。このことにより＋３の変
化量のときはインターフェースバス幅が１６ビツトであ
るとき、自動的に＋１しかもアドレス信号Ａｏ　８１４
は全く変化しないモードになる。

次に＋１の変化量の時、ＰＴ８１０＝Ｏであるから、イ
ンターフェースバス幅に関係なくアンドオアゲート８１
３は８０２ａ、８０３ａをセレクトする。２進カウンタ
８０２，８０３の動作はインターフェースバス幅が８ビ
ツトのときＢＷ８１１＝１であるので、２進カウンタ８
０２がインクリメントされ、アンドゲート８０６は２進
カウンタ８０３のキャリー人力信号であるから、８０２
ａが“１”のとき２進カウンタ８０２がインクリメント
すると２進カウンタ８０３も同時にインクリメントされ
る。ＢＷ８１１＝Ｏのとき、すなわち１６ビツト幅のと
きは、アンドゲート８０５は禁止されているので、２進
カウンタ８０２は変化しないかわりアンドゲート８０７
がイネーブルになるので２進カウンタ８０３がインクリ
メントされ、結果として、ｎ、ｎ＋２．・・・が得られ
る。

＜ＢＦＬ４１４・・・バンクレジスタ〉カラー記録装置
はブロック分けされた色メモリを持っている。第８図が
その説明図で、各色はアドレス信号Ａｌ　７−Ａ２３に
より区切られている。第２図のＢＲ４１４は７ビツトの
レジスタ４本で構成され、それぞれ独立に設定可能であ
る。

但し、Ｙ用のバンクは＃１に、Ｍは＃２に、Ｃは＃３に
、ＢＫは＃４に設定しなければいけない。

この理由は色変換の動作時に変換順序が固定されている
ためである。

後述するＣ０ＭＲ４１３はＢＲ４１４選択用のビットが
存在しているが、それらの指し示すレジスタナンバーは
ＢＲ４１４のナンバーに対応している。そのためＭＭＰ
Ｕ３はイニシャル時にすべてのＢＲ４１４を設定してお
き、その後変更さえしなければＭＣ４を使ってメモリア
クセスする時にＡｘ　−Ａｘ　Ｂの下位アドレス設定を
間違えて設定してもＢＲ４１４のアドレス部は不変のた
め選択した以外のメモリの内容は絶対に破壊されない利
点がある。又、４本のＢＲ４１４を持つことにより、下
位アドレスレジスタが１本であっても見かけ上４木のア
ドレスレジスタが存在することになり、有用性が非常に
高い。

＜Ｃ０ＭＲ４１３・・・コマンドレジスタ〉第２図のＣ
０ＭＲ４１３は１６ビツトのレジスタで、ＭＭＰＵ３は
このＣ０ＭＲ４１３にデータを書と込むことにより動作
モード設定及び動作開始を指令する。その内容として動
作モード設定用４ビツト、インターフェースパス幅選択
用２ビツト、ＢＲ４１４選択用２ビット、ＡＤＲＣ４１
５のインクリメント量設定用３ビット、縦横変換時に対
象メモリのビット位置を設定するラスフカラント設定用
４ビット及び動作開始用に１ビツトである。

第２図命令解読用回路ＩＤ４３０はＣ０ＭＲ４１３の情
報を受は取り、各動作モードに従って制御を開始する。

＜ＬＣ４１２・・・レングスカウンタ〉第２図ＬＣ４１
２は１６ビツトのカウンタで転送回数を設定するカウン
タであり、１回の転送が終了すると−１され、ＬＣ４１
２の内容が全て０になったら終了ビット４１２ａを１″
にしてＩＤ４３０に対して動作の終了を知らせる。

ＬＣ４１２は上記の説明ではダウンカウンタになってい
るが、ＭＣ４の内部回路では回路の簡素化をはかるため
アップカウンタを使用している。

そのため実際の設定数と転送数とを一致させるためＭＣ
４はＬＣ４１２がＭＭＰＵ３により選択されるとＩ　０
４３０は第２８図チップセレクト信号８２３を出力する
。チップセレクト信号８２３は図示しない回路により第
９図反転制御信号４３０ａを“１”にするとインバート
回路４１６は入力データ４０１を反転して出力データ４
１６ｂとして第２８図ＬＣ４１２の入力端子に出力する
。

ＬＣ４１２はチップセレクト信号８２３により反転され
た出力データ４１６ｂを取り込む。この回路によりＭＭ
ＰＵ３が転送数１を書き込むとＬＣ４１２の出力は’　
ＦＦＦＥ’　となる。転送終了を検出する回路は第２８
図のように、アンドゲートの終了状態検出ゲート８２１
で入力にはＬＣ４１２の出力全てが接続されている。そ
の結果として転送終了は入力が全て“１”、すなわち゛
　ＦＦＦＦ’　を検出した時である。このことから前記
’ＦＦＦＥ’がセットされていると、ＬＣ４１２はカウ
ントアツプ信号ＬＣＰ８２５によりカウントアツプする
と出力は’　ＦＦＦＦ’　となり、これはす°なわち設
定転送数１に対して１回のインクリメントで転送終了と
なる。

ＬＣり４１２は電源投入後はフェイルセーフのため転送
終了状態、すなわち出力がすべて“１”である事が必要
とされる。しかしＬＣ４１２にクリア端子があってもＬ
Ｃ４１２はクリアされると出力はすべて“０”となるの
で、本実施例では転送終了状態を示さない。そこで本実
施例では第２８図のラッチ８２０を追加することにより
電源投入後転送終了状態にすることが可能となった。そ
れは終了状態検出ゲート８２１の出力にオアゲート８２
２を接続し、オアゲート８２２の一方の入力にはラッチ
８２０の出力信号８２０ａを接続する。この出力信号８
２０ａはクリア信号８２４で１”になるため、オアゲー
ト８２２の出力信号８２２ａも１″となるためＬＣ４１
２の内容がいかなる状態であっても終了状態を示すこと
になる。ラッチ８２０はその後ＬＣ４１２が選択状態、
すなわちＭＭＰＵ３がＬＣ４１２に書き込むとカウンタ
セット信号８２３は０になるため出力信号８２０ａは“
０″となり、それと共にＬＣ４１２には４１６ｂのデー
タがセットされる。

以上説明した様に、ラッチを１段挿入するだけでｒｆｌ
、＠にフェイルセーフの回路が完成し、ＬＣ４１２はク
リア端子なしのアップカウンタで済むため、本実施例を
ＩＣ化する時のゲート数の減少に大酋く寄与する事は明
白である。

（以下余白） 以下、各動作モードについて説明する。

［インターフェースデータのメモリへの書込み］（ＩＦ
Ｒモード） 本実施例のＭＣ４の最も基本的な動作である。

第１図のインターフェースユニット６からのインターフ
ェースデータ１５をＭＣ４内部のＡＤＲＣ４１５に設定
されている番地のメモリにデータを書き込む動作につい
て説明する。

第５図がタイミングチャート、第６図が動作フローチャ
ートであり、これらに沿って説明する。

第５図、第６図は共にＭＭＰＵ３を停止状態に、あるい
は動作状態に戻す部分の説明は省略しである。

第６図に於いて、ステップＳ６１でインターフェースユ
ニットからの割り込み信号であるＤＲＱｌｏｌがＨＩＧ
Ｈになったのを検出後、アドレスバス１４ｂ、データバ
ス１４がＭＣ４の管理下になったら、ステップＳ６２で
、第２図ＢＳＥＬ４１７、ＡＤＲＣ４１５の内容すなわ
ち対象メモリアドレスを出力する。ステップＳ６３では
、引き続いてインターフェースユニット６内に記憶され
ているデータを第５図データバス１４に出力させるため
に＊ＩＦＲ１０６をＬＯＷにする。ステップＳ６４では
、動作モードがＩＦＲのときはステップＳ６５に進む。

ＩＦＲでないとき、すなわちＤＤモードについては後述
する。ステップＳ６５では、ここではリードライトのス
テータスを示すＲＷ１０５信号をＬＯＷにし、更にアド
レスストローブを示す＊ＡＳ　１０４もＬＯＷにする。

ステップＳ６６では、インターフェースデータ１５のビ
ット幅が８ビツトか１６ビツトであるかにより分岐する
。今ここでは８ビツト幅とするとステップＳ６７に進む
。ステップｓ７では、データバス１４上の有効データが
上位８ビツト（０８〜Ｄ１５）なのか下位８ビツト（Ｄ
ｏ〜Ｄ７）なのかを示す＋ＵＤＳ　１０２と＊ＬＤＳ１
０３を出力する。この両信号によりメモリ５は取り込む
べきデータを決定する。このときＡＤＲＣ４１５はアド
レス１（Ａｘ）からアドレス１５（Ａ１５）Ｌ／か持っ
ていないので８ビツトデータ幅のときの上位、下位の決
定をするアドレス０（Ａｏ　）用フリップフロップ（図
示せず、アドレスカウンタの説明参照）の値により＊Ｕ
ＤＳ、＊ＬＤＳを決定する。ステップ３６８は、メモリ
への書き込みサイクルの最終ステップで、＊ＡＳ１０４
、＊ＵＤＳ１０２．＊ＲＷ１０５．＊ＩＦＲ１０６を全
てＨＩＧＨにすると同時にアドレスバス１４ｂ、データ
バス１４の管理権をＭＭＰＵ３に渡すためにアドレスバ
ス１４ｂ、データバス１４を切り離して終了する。

次にインターフェースデータのバス幅が１６ビツトの時
の説明をするが、その前に第４図を用いて８ビツト幅／
１６ビツト幅の切換動作の説明をする。インターフェー
スデータ１５が１６ビツト幅のときはデータバス１４上
のデータはインターフェースデータ１５と同一であるが
、８゜ビット幅の時はインターフェースデータ１５のデ
ータはデータバス１４のＤｏ−Ｄ７（下位８ビツト）に
しか現れないので、奇数アドレス（Ａｏ　＝　１　）の
メモリに書き込むためにはデータバス１４の上位８ビツ
トにも下位８ビツトと同じ情報を与えなければならない
。これを実現するのが第４図であり、データバス１４の
下位８ビツトは常にバッファ１４ｅを経由してＭＣ４の
内部データバスＩＤｏ−ｘ５　　（４０１で示す）の下
位８ビツトに供給されている。但し、本モードでの動作
中、Ｉ　Ｄｏ−１５はＭＣ４内部では使用していない。

今、８ビツトデータバス幅であるとき、データバス１４
の上位８ビツトはデータセレクタ１０８のＢ入力に接続
され、データバス１４の下位８ビツトはＡ入力に接続さ
れている。８ビツトデータバス幅のときＢＷ８１１は“
１”であるので、データセレクタ１０８の出力Ｙには、
Ａ入力のデータが現れ、る。バッファ１４Ｃはスリース
テート制御端子を持っているのでＢＷ８１１が“１“の
ときはバッファ１４Ｃがイネーブルになるため、データ
バス１４の上位８ビツトには下位８ビツトと同じ情報が
現れる。同様に１６ビツトデータバス幅のときはＢＷ８
１１は“０”であるため、バッファ１４Ｃはディセーブ
ルされるため、データバス１４の上位８ビツトには何ら
影響を与えないし、又、Ｉ　Ｄｏ−ｘ　５の上位８ビツ
トはデータバス１４の上位８ビツトと同じデータが出力
されている。

本発明の一実施例である本機能を持つことにより、メモ
リデータバス幅が１６ビツトであるときに、第１図イン
ターフェースユニット６の出力インターフェースデータ
１５が８ビツト幅のデータ線で構成されていても、１６
ビツト幅であってもＭＭＰＵ３はＭＣ４に対してインタ
ーフェースのデータ幅を１回設定するのみで後は何ら関
知することなく、インターフェースデータ１５はメモリ
５に整然と順番に書き込まれるため、データの管理方法
が非常に簡単になる。

次にＩＦＲモードでの１６ビツトデータ幅の説明を第６
図で行うと、ステップ５６１〜６６迄は前記８ビツトデ
ータ幅の時と同じである。相違点はステップ３６６でス
テップＳ６９に分岐し、ステップＳ６９では１６ビツト
データ幅であるので＊ｒＤＳ１０２．＊ＬＤＳ１０３を
共にＬＯＷにすることであ゛る。ステップ３６９の次に
ステップ５６８に進むことにより、動作終了する。以上
の説明をタイミングで表したものが第５図である。

［インターフェースデータの空読み］ （ＤＤモード） 本モードはインターフェースユニット６内のデータを空
読みするだけでメモリのどこにも書き込まない機能であ
る。第６図のフローチャートで説明すると、ステップＳ
８１〜６４迄は前記ＩＦＲモードと同じでステップＳ６
４でステップＳ６Ｂに分岐する。

このことはメモリ５に対してデータを読み込むために必
要な信号＊ＡＳ、＊ＵＤＳ、＊ＬＤＳ。

ＲＷを全く出力しない、即ち、書き込まない動作モード
である。

本機能は次のケースの時に非常に有効である。

それは第１図ホストｃｐｕ　ｔがカラー記録装置２の印
字可能範囲を越えて印字データを送出したときに、カラ
ー記録装置２は越える分の余分なデータを捨てなければ
ならないが、この動作をＭＭＰＵ３がソフトウェアのコ
ントロールにより処理すると非常に時間がかかる。

この時、本機能を利用すればＭＭＰＵ３はＭＣ４に対し
てコマンドと転送数をセットするだけで良い。そのため
ソフトウェアのインターフェースデータの読込と他のジ
ョブとのオーバーヘッドが大幅に減少する。

［色変換］　　　　　　（ＣＯＤモード）Ｙ（黄色）、
Ｍ（マゼンタ）、Ｃ（シアン）の３色のデータからＢＫ
（黒）のデータを生成するのがＣＣモードである。第２
図、第７図及び第８図を用いて説明するが、その前に本
実施例で用いた色変換の生成式を記述すると、 ８Ｋ　　冨Ｙ−Ｍ−Ｃ Ｙ’＝Ｙ−ＢＫ Ｍ’＝Ｍ−ＢＫ Ｃ’＝Ｃ−ＢＫ （Ｙ’　、Ｍ’　、Ｃ’　は色変換後のＹ　　、Ｍ　　
、Ｃのデータ）である。

本実施例に於いて各色データの記憶番地の構成を示した
のが第８図でＹ、Ｍ、Ｃ，ＢＫを分離するのがアドレス
信号Ａ１７〜Ａ２３であり、アドレス信号Ａｔ−ＡＩＥ
５　　（１６デ一タバス幅なのでＡＯは存在しない）に
より、各ワードデータのアクセスを行う。この構成での
注意点として、各色データの先頭番地（Ａ１−Ａｔ　ｅ
で示される範囲のみ）は同一でなきればならない点であ
る。

第１図のＭＭＰＵ３からＭＣ４に対して送出するコマン
ド、及びデータとして、第２図ＡＤＲＣ４１５へのスタ
ートアドレスデータ、ＬＣ４１２への転送ワード数、Ｂ
Ｒ４１４へのバンク＃１　（Ｙデータメモリ）、バンク
＃２（Ｍデータメモリ）、バンク＃３（Ｃデータメモリ
）、バンク＃４　（ＢＫデータメモリ）のデータの設定
、そして最後にＣ０ＭＲ４１３への色変換コマンドであ
る。

ＭＣ４は色変換コマンドを受信後アドレスバス１４ｂ、
データバス１４がＭＣ４の管理下になったら色変換を実
行開始する。第７図が実行状態を示すタイミングチャー
トで、Ａｌ　−Ａ２３はアドレス信号で特にＡｉ　７−
Ａ２３は上位７ビツトのバンク用アドレスでＡｔ　７−
Ａ２３にある＃ｎはバンクナンバーである。これは前記
ＢＲ４１４に設定されたバンク＃ｎに対応するデータが
出力される事を示し、Ａ１−Ａ１　ＢのｎはＡＤＲＣ４
１５に設定されたデータを示す。又、データＤｏ　−ｉ
　５の！又は０はデータの方向を示し、■がメモリ５か
らＭＣ４へ、０がＭＣ４からメモリ５への転送方向を示
す。＊ＡＳ、＊ＵＤＳ、＊ＬＤＳ、ＲＷは全てＭＣ４が
出力する信号でメモリ５はこれらの信号を使用してデー
タの入力或いは出力を制御する。

以下１ワードの色変換手順を第７図でステップ毎に説明
する。ステップＳ７１では、アドレスはバンク＃１を出
力（第８図のＹデータメモリ５０１が選択される）し、
Ｙデータを第２図ＤＲ４１０に取り込む。ステップＳ７
２では、バンク＃２を出力（第８図のＭデータメモリ５
０２）し、Ｍデータを第２図ＤＲ４１１に取り込む。ス
テップ３７３では、ＭＣ４の内部動作でＡＮＤ回路４１
８によりＤＲ４１０とＤＲ４１１のアンドを取り、その
アンドされたデータをＤＲ４１１に取り込む。ステップ
Ｓ７４では、バンク＃３を出力（第８図のＣデータメモ
リ５０３）　し、ＤＲ４１０に取り込む。ステップＳ７
５では、ステップＳ７３と全く同じ動作を行うが、この
結果としてＤＲ４１１にはＹ＊Ｍ＊Ｃ即ち、Ｂにデータ
がのこっている。ステップＳ７６では、バンク＃４（第
８図のＢＫデータ５０４）を出力しメモリに書き込む。

ステップＳ７７では、新しいＹ、Ｍ。

Ｃデータを生成するための前準備としてＢＫデータを反
転させ°てＤＲ４１１に再書き込みをする。

これはＩＤ４３０が第９図の反転用信号４３０ａを“１
“にしてＩＮＶ４１６に供給する事により内部データバ
ス４０１のデータが反転して、ＤＲ４１１の入力となる
。これを説明するのが第９図で非反転の場合には反転用
信号４３０ａは“０゛。

であるから、内部データ４０１は非反転のままＤＲ４１
１に供給され、反転時には反転用信号４３０ａが１″′
になるから内部データ４０１は反転され、ＤＲ４１１に
供給される。この動作により、反転信号が簡単に得られ
る。ステップＳ７８では、ＹデータをＤＲ４１０に取り
込む。

ステップＳ７９では、ＤＲ４１０とＤＦＬ４１１のアン
ド信号即ち新しいＹデータをＹデータメモリ５０１に書
き込む。ステップＳ８０では、ＭデータをＤＲ４１０に
取り込む。ステップＳ８１では、ＤＲ４１０とＤＲ４１
１のアンド信号即ち新ＭデータをＭデータメモリ５０２
に書き込む。ステップＳ８２では、ＣデータをＤＲ４１
０に取り込む。ステップ３８３では、ＤＲ４１０とＤＲ
４１１のアンド信号即ち新しいＣデータをＣデータメモ
リ５０３に書き込む。このステップで１ワードの色変化
を終了するので、ＡＤＲＣ４１５を＋１し、更にＬＣ４
１２を−１する。その結果としてＬＣ４１２の内容がゼ
ロでなければ第７図の如く次のワード変換を実行し、ゼ
ロであれば終了する。

以上述べた°様に本実施例によれば、！ワード（２バイ
ト）の色変換はメモリ５に対するアクセスを間断なく行
うため、ソフトウェアによる変換よりも超高速で実行可
能なのが理解出来る。

［縦才黄変Ｊ灸］　　　　　　（ＨＶモード）本モード
はホストＣＰＵＩからのデータフォーマットがラスター
イメージフォーマットの時に使用するモードで第１０図
（ａ）〜（ｅ）がホストＣＰＵ　１からの人力データと
変換後のメモリの内容の比較図である。インターフェー
スバス幅が８ビツトのときの入力データ（ホストｃｐｕ
ｔの送出データ）が第１０図（ａ）で示され、本モード
の実行後のメモリ５の内容が第１０図（ｂ）。

（ｃ）で示されている。第１０図（ｂ）、（ｃ）共に斜
線部分は本モード実行以前の内容とは何ら変化していな
い事を示している。第１０図（ｂ）はＭＳＢ先変換、第
１０図（Ｃ）はＬＳＢ先変換を実行した結果で両者の相
違については後述する。

ここでは、ＭＳＢ（Ｄｌ）光変換を前提としてＨＶモー
ドの説明を第２図、第１１図、第１２図で説明する０、
なお、インターフェースデータ１５を取り込む部分は省
略してあり、第１０図（ａ）のデータはＤＲ４１０に記
憶されているものとする。

第１１図でＢＣＮＲ４２１は８進のバイナリカウンタ、
ＰＳ４２０のＰＳＭＸは８−１マルチプレクサでＹは°
正論理出力、ＢＣ４１９のＢＣＳＬは４→１６データセ
レクタ、ＢＣＡ工〜ＢＣＡ３２はアンドゲートである。

７３１２図に沿って説明すると動作開始時のアドレスが
ｍ％ＬＤ＝１　（ＭＳＢ先変換を示す）、第１１図の対
象メモリのビット指定信号４３０ｂが４３０ｂ−ｏ＝０
で４３０ｂ−ｔ＝４３０ｂ−２＝４３０ｂ−３＝Ｏであ
るとき、この４３０ｂにより、ＤＲ４１０のデータが第
１０図（ｂ）の例ではメモリのＤｌを指定したことにな
る。

ステップ５１２１では、アドレスｍ番地のデータをＤＲ
４１１に取り込む。

ステップ５１２２では、ＤＲ４１１の出力を並直変換し
た最初のビットが第１２図の４２０ａに現れ、ＤＲ４１
０の出力を第１１図の４１０ａのＤｌと置換して４１０
ａのＤ１以外のデータは全く変化されずにｍ番地のメモ
リに書き込む。以上の動作はＢＣＮＲ４２１は全て０″
であり、ＬＤ＝１であるからＰＳＭＸの入力Ａ、Ｂ、Ｃ
は全て“１”となる。そのためＰＳＭＸの出力Ｙ４２０
ａにはＤＲ４１１の出力４１１ａのＤｌが出力される。

、一方、ＢＯ２Ｌの出力は人力がＡ＝１でＢ＝Ｃ＝Ｄ＝
ＯであるのでＢＣＳＬＩのみが、”０°°となり外は全
て”１”であるから、ＤＲ１４０の出力４１０ａはＢＣ
ＡＩ、ＢＣＡ５゜ＢＣＡ９．・・・、ＢＣＡ３１がイネ
ーブルであるので内部データバス４０１にはＤｌを除き
４１０ａと同じデータが出力される。ＢＣＡ３．ＢＣＡ
４についてはＢＣＡＬ１＝ＯのためＢＣＡ３はディセー
ブル、ＢＣＡ４がイネーブルとなるので４２０ａの信号
すなわち４１１ａのＭＳＢが内部データバス４０１に出
力される。これで第１０図（ｂ）のアドレスｍ番地と同
じ結果になる。

このステップの最後でＢＣＮＲ４２１及びＡＤＲＣ４１
５を＋１することにより次のステップに備える。

この結果としてアドレスＡｌ−Ａｌ６はｍ＋１、ＢＣＮ
Ｒ４２１の出力４２１ａ＝１．４２１ｂ＝４２１ｃ＝Ｏ
１すなわちＰＳＭＸ＜７）人力Ａ、Ｂ。

ＣはＡ＝Ｏ，Ｂ＝Ｃ＝１となる。

ステップ１２３では、Ａ、−Ａｌ６によって示される番
地のデータをＤＲ４１１に取り込む。

ステップ１２４では、ＰＳＭＸの出力Ｙ４２０ａの内容
がＰＳＭＸの人力Ａ、Ｂ、Ｃにより選択される部分（ス
テップ１２４ではＤ６が選択される）が異なるのみでス
テップ１２２と同じである。

以上の事を奇数ステップ（１２１，１２３゜１２５・・
・）５．偶数ステップ（１２２，１２４゜１２６・・・
）と同様の動作を繰り返す。ステップ５１３６ではＬＣ
４２１を−１する動作が加わることとステップ１３６で
変換終了するのでＭＣ４の動作そのものが終了しＭＮＰ
Ｕ３にアドレスバス１４ｂ、データバス１４の管理を渡
す。

以上の説明はＤＲ４１１に記憶されているデータをＭＳ
Ｂ（Ｄ？）を先頭にして変換しているモードであるが本
実施例の特徴としてＬＳＢ（Ｄｏ）を先頭として変換す
るモードを備えていることである。

この方法の実現方法としてＭＭＰＵ３からはＭＣ４に対
してコマンドを送出する時にＭＳＢ／ＬＳＢ先の切換え
コマンド（あるいはＭＣ４の外部端子により）を設ける
事によりＭＣ４の内部処理として第１１図のＬＤ信号を
ＭＳＢ先の時”　ｏ　’にすることでＰＳＭＸの選択入
力端子Ａ。

Ｂ、ＣがＢＣＮＲ４２１の出力の反転、非反転によりＤ
７から順番に選択されるのか、Ｄｏなのかが決定する。

本機能を具備することによりホストＣＰＵＩからのラス
ターフォーマットが２種類になるので、ホストＣＰＵＩ
内での処理方法として簡単に選択可能にするメリットが
生ずる。

又、前記説明ではインターフェースバス幅が８ビツトの
時の説明であったが、本実施例の特徴として１６ビツト
バス幅も選択可能（Ｉ　ＦＲモード参照）である。その
具体的手段は図示しないが第１１図を例にとると、ＢＣ
ＮＲ４２１を４ビツトのカウンタにして、ＰＳＭＸを第
１１図の８→１マルチプレクサから１６→１マルチプレ
クサにすることにより実現している。

以上述べた様に本実施例により１バイト８ビツトの縦横
変換が１６ステツプという短時間で可能　　　゛になっ
た。今、メモリの１サイクルが２５０ｎｓとすれば２５
０ｎｓｘｌ　６＝４ｎｓで終了することになる。

［固定データの書き込み］ （００％　ＣＤＨＶモード） 本実施例は単純なりＭＡＣとしても動作するが今迄のＤ
ＭＡＣにない機能を合わせ持っている。

それが固定データの書き込みモード、すなわちＣＤモー
ドとＣＤＨＶモードである。

このモードはＭＣＪ内のＤＲ４１１にデータを書き込む
と転送数分だけ連続的にＤＲ４１１のデータをメモリ５
に書き込む動作である。

ＣＤモードはＩＦＲモードとＣＤＨＶモードは）ＩＶモ
ードと以下の点を除いて全く同じ動作である。

相違点は被対象変換データがＣＤ、ＣＤＨＶモードでは
ＤＲ４１１に書き込まれているデータ、ＩＦＲ，ＨＶモ
ードではインターフェースデータである点とＣＤ、ＣＤ
ＨＶモードではＬＣ４１２に設定されている転送数分を
連続実行する点である。これを説明するのが第１３図（
ａ）。

（ｂ）で第１３図（ａ）はＩＦＲ，ＨＶモードの説明図
で、ＤＲＱはインターフェースユニット６からの割り込
み信号でＭＣ４はＤＲＱを検出するとアドレスデータバ
スの管理光となり、規定の処理を終了後バスの管理権を
ＭＭＰｔＪ３に渡す、この時の１回の処理で１バイト（
又は１ワード）の処理を行う。

第１３図（ｂ）はＣＤ、ＣＤＨＶモートノ説明図で、Ｍ
ＭＰＵ３がＭＣ４に対してコマンドを書き込むとＭＣ４
はＬＣ４１２に設定されている分だけ連続的に処理を行
う。従って転送数が多いとＭＭＰＬ＋３が動作可能にな
る迄の時間が長くなる。

第１４図（ａ）、（ｂ）はそれぞれＣＤ、ＣＤＶＨモー
ドを実行後のメモリ５の内容であり、第１４図（ａ）、
（ｂ）かられかる様にメモリのクリアに使用゛すると非
常に有効である。又第１５図の様な千鳥パターンをメモ
リ５に書き込むには、 １ニスタートアドレスをｎにセット ２ニアドレスカウンタの増加量を＋２にセット３；転送
数Ｎをレングスカウンタにセット４：ＤＲ４１１に°　
１０１０１０１０１０１０１０１０°をセット ５：ＣＤコマンドの送出 ：（ＭＣ４ｈ（ＣＤモードを実行） ６：スタートアドレスをｎ＋１にセット７：アドレスカ
ウンタの増加量を＋２にセット８：転送数Ｎをレングス
カウンタにセット９：ＤＲ４１１にＸ’　０１０１０１
０１０１０１０１０１をセット １０　：　ＣＤコマンドの送出 、（ＣＤモードの実行） という制御を行うだけで千鳥パターンの作成が高速で行
える利点がある。

［データ反転］　　　（ＩＦＲＩ、ＨＶＩモード）両モ
ード共ＩＦＲ，ＨＶモードと同一動作を行なうが本モー
ドはインターフェースデータ１５を反転して使用する点
がＩＦＲ，ＨＶモードと異なる。

第９図、第２９図でＩＦＲＩモードの説明をすると、Ｉ
　ＦＲＩモードのときには第９図の信号４３０ａを“Ｉ
Ｎにしてインターフェースデータ１５をＤＲ４”４１に
取り込む。信号４３０ａが°°１”であるからＤＲ４１
１には内部データバス４０１の反転したデータが記憶さ
れる。つづいて第２９図の＊ＩＦＲを０１”にするとデ
ータバス４０１はフローティング状態となるのでＭＣ４
は外部データバス１４にＤＲ４１１の内容を出力し、さ
らにメモリ５への制御信号＊ＵＤＳ、＊ＬＤＳ、＊ＡＳ
、ＲＷを出力して終了する。

ＨＶＩモードのときはＩ　ＦＲＩモードのときと同様に
第９図の４０３ａを１″にしてＤＲ４１１に反転された
インターフェースデータ１５を取り込む点のみがＨＶモ
ードと異なるだけであとはすべてＨＶモードと同じであ
る。

零両モードの利点はＲＧＢデータをＭ　Ｍ　Ｃデータに
変換する時に効果を発揮する。このことを第１９図、第
３０図を使用して説明すると、第３０図（Ａ）は第１９
図（Ａ）のデータフォーマット、第３０図（Ｂ）は第１
９図（Ｃ）のデータフォーマットの例を説明するもので
、第１９図（Ｃ）のデータフォーマットはＭＭＣフォー
マットであるのでＹは第８図のバンク＃１に１Ｍはバン
ク＃２に、Ｃはバンク＃３に格納すれば良い。これは第
３０図（Ｂ）で説明される様にＩＦＲモード設定特定時
ンクナンバーの選択を＃１．　＃２゜＃３の順番で行な
えば良い。一方、第１９図（Ａ）データフォーマットは
ＲＧＢフォーマットなのでこれをＭＭＣに変換する必要
が生じる。このためには、 Ｙ＝ｎｏｔＢ Ｍ＝＋ｎｏｔＧ Ｃ＝＝ｎｏｔＲ という式で表わされる変換を行う。これを実現するのが
Ｉ　ＦＲＩ、又はＨＩ３ｒモードで第３０図のＡで説明
される様に最初のデータブロックはＲであるからバンク
＃３を選択し、次はＭであるからバンク＃２を選択し、
最後はＢであるからバンク＃１を選択するのみで実行可
能であるためＭＶＰＵ３は色変換に関するソフトウェア
はＭＣ４に対するコマンド、アドレス、転送数の設定だ
けで良いので非常に効率的である。

この後、ＹＭＣをＹＭＣＢＫに変換するためには前述し
たＣＣモードを使用する。

〈オートリフレッシュ機能〉 本カラー記録装置は印字可能範囲が８インチで、横のド
ツト分解能が２００ｄｐｉ　（ドツト／インチ）とすれ
ば１ライン分に必要なメモリの容量は８（インチ）ｘ２
００　（ｄｐｉ）ｘ２４　（エレメント／ヘッド）×４
（ヘット数）＝１５３６００ビツトとなりこれをバイト
数で表現すれば、１５３６００÷８＝１９．２ＫＢとな
る。この程度の容量であれば当然スタティックＲＡＭを
使用するが、別の応用例で印字可能範囲が１５インチ、
ドツト分解能４００ｄｐｉ、１２８エレメント／ヘツド
の装置を想定したときのメモリ容量は３８４ＫＢとなる
ので使用するメモリはダイナミックＲＡＭが考えられる
。ダイナミックＲＡＭは定期的にリフレッシュを実行し
ないとメモリー内容が変化してしまう欠点がある。リフ
レッシュ回路はＭＭＰＵ３の制御の下でリフレッシュ信
号を作成するか、メモリ５内部でＭＭＰＵ３からのアク
セスの間をぬって空き時間を検出してリフレッシュ信号
を作成する。しかしながら、本実施例では特に色変換で
はメモリ５のサイクルタイムの限界で色変換の実行を行
なうし、実行中ＭＭＰＵ３はその実行を中断することが
不可能なためリフレッシュが不可能になる恐れが出て来
る。

その欠点を補うためＭＣ４には図示しないＡＲ■信号を
外部°端子として設けＡＲＩ信号が“１”であるときＣ
Ｃモード、ＣＤ、ＣＤＨＶモードに限りオートリフレッ
シュを実行する。前記以外のモードでオートリフレッシ
ュを実行しない理由は、それらのモードのとき第１３図
（ａ）でＭＣ４がアドレスバス１４ｂ、データバス１４
の管理をしている時間は１μｓに満たない時間であり、
１回の実行毎にアドレスバス１４ｂ、データバス１４の
制御は−ＨＭＭＰＵ３に戻るためである。

それに対して、ＣＣ，ＣＤ、ＣＤＨＶモードでは第１３
図（ｂ）のように、長時間にわたりアドレスバス１４ｂ
、データバス１４をＭＣ４が管理するためであるにれを
ＣＣモードを例に取って７ｆＳ７図と第３１図で説明す
る。

第７図はオートリフレッシュを実行しない時の例であり
ＣＣモードのステップｎは７１〜８３の繰返しである。

それに対してオートリフレッシュ実行時は第３１図で説
明する様にステップＳ８３と、次のステップＳ７１の間
に１サイクルのダミーステップを入れ、このときリフレ
ッシュパルス＊ＲＦを出力する。この時＊ＡＳ、＊ＬＤ
Ｓ。

ＲＳは全て７１”である。第３１図のＡ１−Ａ２３はス
テップＳ８３と全く同じ信号が出力されているのはＭＣ
４はリフレッシュようのアドレスカウンタを持っていな
いためである。従ってメモリ５は＊ＲＦを受信したら自
分自身でもっているアドレスカウンタを使用してリフレ
ッシュを実行する。

（ＬＣラッチ、ＡＤＲＣラッチ〉 第１９図（Ｃ）のＹＭＣデータフォーマットのデータを
ＩＦＲモードを使用して、メモリ５に格納する時のＭＭ
ＰＵ３がＭＣ４に対して送出するコマンド等の概略は第
３０図（Ｂ）で既に述べたが、これをもう少し詳細に説
明するとアドレスカウンタの設定、レングスカウンタの
設定、コマンドの設定という３つの処理を３回繰り返す
ことによりＩＦＲモードを実行させるのだが、レングス
カウンタについては第１９図（Ｃ）から説明される様に
Ｙ、Ｍ、Ｃ全で同じ長さのデータであり、アドレスカウ
ンタの内容も色変換処理の都合上同じアドレスからデー
タの格納をしなければならないので、同じデータを設定
する必要がある。そのため、ＬＣ４１２，ＡＤＲＣ４１
５のデータ入力部にラッチを設ければＡＤＲＣ４１５、
ＬＣ４１２に対する設定は１回で済む事になりＭＭＰＵ
３側の処理が非常に簡素化される。これを説明するのが
第３２図、第３３図である。ＬＣ４１２、ＡＤＲＣ４１
５は共に機能が異なるのみで、データの設定に関しては
同一であるので、ＬＣ４１２部のみについて説明する。

、第３３図（Ａ）はラッチを設ける前のレジスタ、カウ
ンタのアドレス割付表で説明の都合上＄１は空欄にしで
ある。今ＬＣ４１２にデータを設定するどきＭＭＰＵ３
はアドレスＸＸＸＸ２に対して書き込むとそのときのデ
ータがＬＣ４１２に格納される。

第３３図（Ｂ）はラッチを設けた時のアドレス割付表で
第３３図（Ａ）と変化はしていないが回路的には変化し
ている。それは第３２図のＬＣ４１２の入力部の前にラ
ッチ８３１を設けて、ラッチ８３１は内部データ４１６
ｂを取り込む。ＭＭＰＵ３がＬＣ４１２にデータを設定
するために第３３図（Ｂ）でアドレスｘｘｘｘ２に対し
てデータを書き込むと第３２図のラッチ８３１のクロッ
ク信号８３３が′１”になりラッチ８３１はデータ４１
６ｂを取り込む。引き続いてＭＭＰＵ３がＣ０ＭＲ４１
３にデータを書き込むと信号８３４がｏ”になりＬＣ４
１２はラッチ８３１びデータを取り込む。この回路によ
り第３０図ＣＢ）のときステップ５３１１以前に１度だ
けＡＤＲＣ４１５、ＬＣ４１２に対しデータを設定すれ
ば良く、ステップ５３１２，５３１３では必要ない。

以上説明した回路を実施することによりＭＭＰＵ３の負
担はざらに軽くなる事は明白である。

しかし人力データフォーマットがラスターイメージデー
タ・のときでＹＭＣフォーマット、１カラーデータが１
００バイトであるとき、第３４図で説明される様に入力
データを受信してから印字する迄には ステップ５３４１では、ＡＤＲＣ４１５即ちスタートア
ドレスの設定はこの例では０゜ＬＣ４１２は１カラーデ
ータが１００バイトであるのでｉｏｏを設定する。

ステップ５３４２では、縦横変換ＨＶモードを７２回繰
返す。これは色指定フォーマットがＹ。

Ｍ、Ｃでかつヘッドのエレメント数が２４であるため２
４回のデータを受信するため縦横変換の回数は３Ｘ２４
＝７２となるためである。

ステップ５３４３では、色変換ＣＣモードを実行するた
めにアドレス、ＬＣ４１２の値を再設定する。ＡＤＲＣ
４１５は０で良いが、ＬＣ４１２は人力データを１００
バイト縦横変換したので第１０図（ａ）、（ｂ）で説明
されている如く、メモリには横方向に８倍されて格納さ
れているので１００ｘ８＝８００，８００をＬＣ４１２
に設定する。

ステップ５３４４では、ＣＣモードの実行ステップ５３
４５では、印字の実行 以上で１回の印字に対する処理を終了してステップ５３
４１に戻るが、ステップ５３４１で改めて、ＡＤＲＣ４
１５，ＬＣ４１２に対し規定の値を設定しなければなら
ない。

この点を改良するために考案された回路が第３５図で、
結果としては第３４図で１回目の印字終了後はステップ
５３４１に戻るのではなく、点線部で示される如く、ス
テップ５３４２に戻る様にする。この事によりＭＭＰＵ
３のソフトウェアは更に簡素化される。以下にその手法
を説明する。

第３３図（Ｃ）は改良案を実施したときのアドレス割付
表で第３３図（Ａ）、（Ｂ）と異なる点は＄１にコマン
ドレジスタ、＄４にレングスラッチ、＄５にアドレスラ
ッチを設けた点である。

第３５図は回路例で、第３２図でのラッチ８３１がトラ
イステートバッファ付ラッチに変更され、更にトライス
テートバッファ８３０が追加する事により第３２図から
第３５図に変わる。

ＭＭＰＵ３は第３３図（Ｃ）の＄２のレングスカウンタ
を選゛択すると、信号８３２は“０”になリバッファ８
３０はイネーブルになり、ラッチ８３１のバッファ部は
ディセーブルされるので、ＬＣ４１２の入力部には内部
バス４１６Ｂが現われ、同時に信号８２３が０″となる
ので、オアゲート８３５の出力８３５ａも“ｏ　”とな
り、ＬＣ４１２には４１６ｂと同じデータが取り込まれ
る。ＭＭＰＵ３が＄４のレングスラッチを選択すると信
号８３３は“１”になりラッチ８３１は４１６ｂのデー
タを取り込む。このラッチ８３１に取り込まれたデータ
をＬＣ４１２に転送するためには＄１のコマンドレジス
タをＭＭＰＵ３が選択すれば良い。この時信号８３２は
“１”であるからバッファ８３０はディセーブルされ、
ラッチ８３１の出力がイネーブルとなるので８３０ａに
はラッチ８３１の内容が現われ結果としてＬＣ４１２に
はラッチ８３１の内容と同じデータが取り込まれる。以
上の関係を第３６図に示す。

この回路による第３４図の動作は、 ステップ５３４１では、スタートアドレスを＄５のアド
レスラッチにセット、転送数１００を＄４のレングスラ
ッチにセットする。

ステップ５３４２では、ＨＶコマンドを＄１の。

コマンドレジスタにセットする動作を７２回繰返す。

ステップ５３４３では、スタートアドレスを＄３のアド
レスカウンタにセット、転送数８００を＄２のレングス
カウンタにセットする。

ステップ５３４４では、＄０のコマンドレジスタにＣＣ
モードをセットし、実行する。

ステップ５３４５では、印字の実行、終了後ステップ５
３４２に戻る。

上記の説明ではＣ０ＭＲ４１３が２本存在する様になっ
ているが、実際には１本のレジスタが存在するのみでア
ドレスの違いにより動作を違える様に設計されている。

以上述べた様に本発明は特にカラー記録装置に摘要する
事によりＭＰＵのソフトウェアを非常に簡単にする効果
があり、更にインターフェースデータの取り込み、色変
換、縦横変換等超高速で実行するので大容量のデータで
あってもスループットの高いカラー記録装置が実現可能
である。

（以下余白） ［発明の効果］ 本発明によって、ダイレクトメモリアクセス方式による
メモリ制御で同じデータ長の領域のアクセスが連続する
場合にデータ長を再送する必要のないメモリ制御回路を
提供できる。

更に、異なるデータ長の領域のアクセスが連続する場合
にデータ長を再送する必要のない、文具なるデータ長の
どれを使用するかを特定もできるメモリ制御回路を提供
した。

（以下余白）

【図面の簡単な説明】

第１図はカラー記録装置のブロック図、第２図はメモリ
制御回路のブロック図、第３図はメモリ制御回路データ
バス、アドレスバスの使用タイミングチャート、 第４図は８ビット幅／１６ビツト幅切換え回路図、 第５図はＩＦＲモードのタイミングチャート、第６図は
ＩＦＲモードのフローチャート、第７図はＣＣＤモード
のタイミングチャート、第８図はメモリ制御回路のアド
レシング図、第９図はインバータロジック回路図、 第１０図（ａ）〜（Ｃ）はＨＶモード説明図、第１１図
はＨＶ変換回路図、 第１２図はＨＶモードのタイミングチャート、第１３図
（ａ）はＩＦＲ，ＨＶモード説明図、第１３図（ｂ）は
ＣＤ、ＣＤＨＶモード説明図、 第１４図（、ａ）はＣＤモード実行後のメモリ状態図、 第１４図（ｂ）はＣＤＶＨモード実行後実行上リ状態図
、 第１５図は千鳥パターン形成状態図、 第１６図はレスターフオーマット時の人力データと出力
結果の比較図、 第１７図は縦８ビツトイメージフォーマット時の入力デ
ータと出力結果の比較図、 第１８図は縦２４ビツトイメージフォーマット時の入力
データと出力結果の比較図、 第１９図（Ａ）〜（Ｄ）は色指定フォーマット側口、 第２０図は色変換説明図、 第２１図は８ビット幅の人力データ図、第２２図は縦８
ビツトフォーマット時の格納状態図、 第２３図は８ビツト幅入力で縦２４ビツトフォーマット
時の格納状態図、 第２４図は１６ビツト幅の人力データ図、第２５図は８
ビツト幅人力で縦２４ビツトフォーマット時の格納状態
図、 第２６図はアドレスカウンタの部分回路図、第２７図は
メモリ制御回路のアドレス指定図、第２８図はレングス
カウンタ回路図、 第２９図はＩＦＲＩモードのタイミングチャート、 第３０図（Ａ）はＩ　ＦＲＩモードのフローチャート、 第３０図（Ｂ）はＩＦＲモードのフローチャート、 第３１図はオートリフレッシュのタイミングチャート、 第３２図はレングスカウンタのラッチ回路図、第３３図
（Ａ）〜（Ｃ）はメモリ制御回路への指令説明図、 第３４図はマスクＭＰＵのフローチャート、第３５図は
レングスカウンタとラッチの制御回路図、 第３６図はレングスカウンタとラッチの制御回路説明図
である。 図中、１・・・ホストＣＰＵ、２・・・カラー記録装置
、３・・・マスタＭＰＵ、４・・・メモリ制御回路、５
・・・メモリ、６・・・インターフアイスユニット、７
・・・サブＭＰＵ、８・・・印字ヘッド、９・・・紙送
りモータ、１０・・・キャリッジモータ、４１０゜４１
！・・・データ格納レジスタ、４１２−・・レングスカ
ウンタ、４１３・・・コマンドレジスタ、４１４・・・
バンクレジスタ、４１５・・・アドレスカウンタ、４１
６・・・インバータロジック、４１７・・・バンクセレ
クタ、４１８・・・アンドロジック、４１９−・・ビッ
トチェンジ、４２０・・・並直変換回路、４２１・・・
ビットカウンタ、４３０−・・インレストラクションデ
コーダ、４４０・・・マイクロシーケンサ、４５０・・
・バスアービタである。 Ａｌ−Ａｌ６　　　　第８図 第９図 第１０図（０） 第１０図　（ｂ） へ 第１Ｑ図　（ｃ） 第１７図 印字、１１Ｊ７７系占果 第旧図 （ｐ字主力序店果 第１９必　（Ａ） 第１９国　（Ｂ） 第１９図　（Ｃ） 第１９図（Ｄ） 第２０図 第２１囚 第２２因 第２３１ トω　　　　　０ Ｑ＝−＝＝−＝　Ｑ　Ｏ＝−＝−−０ く　　　　　　　　　　８ 第３１区 第３２ｒＩＡ 第３３区　（Ａ） 第３３ｒｌＡ　（Ｂ） 第３３区　（Ｃ） 第３４ｒＩＡ

Claims (8)

【特許請求の範囲】
1. （１）ダイレクトメモリアクセス方式によりメモリを制
   御するメモリ制御回路において、データ長を記憶する記
   憶手段を備え、一連のメモリアクセス終了後の次のメモ
   リアクセスの開始時点に、前記記憶手段に記憶されたデ
   ータ長を所定の条件の下で初期データ長とすることを特
   徴とするメモリ制御回路。
2. （２）所定の条件とは、連続して同じデータ長を使用す
   る場合であることを特徴とする特許請求の範囲第１項記
   載のメモリ制御回路。
3. （３）データは１６ビツト幅を単位に制御されることを
   特徴とする特許請求の範囲第１項記載のメモリ制御回路
   。
4. （４）データは８ビツト幅を単位に制御されることを特
   徴とする特許請求の範囲第１項記載のメモリ制御回路。
5. （５）ダイレクトメモリアクセス方式によりメモリを制
   御するメモリ制御回路において、少なくとも２つのデー
   タ長を記憶する記憶手段と、一連のメモリアクセス終了
   後の次のメモリアクセスの開始時点に、前記記憶手段に
   記憶されている少なくとも２つのデータ長の中から所定
   の条件に基づいて１つのデータ長を初期アドレスとして
   選択する選択手段とを備えることを特徴とするメモリ制
   御回路。
6. （６）所定の条件とは、連続して同じデータ長を使用す
   るか新しくセツトされたデータ長を使用するかであるこ
   とを特徴とする特許請求の範囲第５項記載のメモリ制御
   回路。
7. （７）データは１６ビツト幅を単位に制御されることを
   特徴とする特許請求の範囲第５項記載のメモリ制御回路
   。
8. （８）データは８ビツト幅を単位に制御されることを特
   徴とする特許請求の範囲第５項記載のメモリ制御回路。