JPS6222460B2 - - Google Patents
Info
- Publication number
- JPS6222460B2 JPS6222460B2 JP53118887A JP11888778A JPS6222460B2 JP S6222460 B2 JPS6222460 B2 JP S6222460B2 JP 53118887 A JP53118887 A JP 53118887A JP 11888778 A JP11888778 A JP 11888778A JP S6222460 B2 JPS6222460 B2 JP S6222460B2
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- charge
- channel
- signal
- transfer channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/891—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D44/00, e.g. integration of charge-coupled devices [CCD] or charge injection devices [CID
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の詳細な説明】
本発明は電荷転送チヤンネルを直並列型に二次
元配列した電荷転送装置の構造に関するものであ
る。
元配列した電荷転送装置の構造に関するものであ
る。
半導体からなる電荷転送装置（CCD）は、半
導体基板表面を覆う絶縁被膜上に多数の独立した
電荷転送電極を具え、該電極に電圧を印加するこ
とによつて基板表層の電荷を一方向に転送させる
動作機構を持つている。
導体基板表面を覆う絶縁被膜上に多数の独立した
電荷転送電極を具え、該電極に電圧を印加するこ
とによつて基板表層の電荷を一方向に転送させる
動作機構を持つている。
本発明の理解を助けるために、一般的な電荷転
送装置を第１図によつて説明する。たとえばＰ型
半導体基板１の表面に絶縁膜２を隔てて電荷転送
電極３ａ，３ｂ，３ｃ……を配設し、各転送電極
３ａ，３ｂ，３ｃ……直下の基板表面部の１部分
にイオン注入法等によつて不純物濃度を高くした
電荷案内領域４ａ，４ｂ，４ｃ……を形成し、転
送電極に印加された同一電位に対して同一電極直
下の基板に形成される電位の井戸の深さが点線で
示すように不均一になるようにして転送電荷の移
動方向を特定する役割を持たせている。このよう
な構造において、いま転送電極３ａ直下の深い井
戸に電荷が蓄積されているとして、転送電極３ａ
の電位を零とし同時に転送電極３ｂに転送電圧を
印加すると、転送電極３ａ下の電位は持ち上げら
れて電荷は転送電極３ｂ直下の電荷案内領域４ｂ
下の浅い電位の井戸に移動した後、直ちに隣接し
た深い電位の井戸に移行する。以上述べた２相
（φ１，φ２）駆動転送方式としてよく知られた
この操作を繰り返すことによつて電荷は図の左か
ら右へ順次転送されて行く。
送装置を第１図によつて説明する。たとえばＰ型
半導体基板１の表面に絶縁膜２を隔てて電荷転送
電極３ａ，３ｂ，３ｃ……を配設し、各転送電極
３ａ，３ｂ，３ｃ……直下の基板表面部の１部分
にイオン注入法等によつて不純物濃度を高くした
電荷案内領域４ａ，４ｂ，４ｃ……を形成し、転
送電極に印加された同一電位に対して同一電極直
下の基板に形成される電位の井戸の深さが点線で
示すように不均一になるようにして転送電荷の移
動方向を特定する役割を持たせている。このよう
な構造において、いま転送電極３ａ直下の深い井
戸に電荷が蓄積されているとして、転送電極３ａ
の電位を零とし同時に転送電極３ｂに転送電圧を
印加すると、転送電極３ａ下の電位は持ち上げら
れて電荷は転送電極３ｂ直下の電荷案内領域４ｂ
下の浅い電位の井戸に移動した後、直ちに隣接し
た深い電位の井戸に移行する。以上述べた２相
（φ１，φ２）駆動転送方式としてよく知られた
この操作を繰り返すことによつて電荷は図の左か
ら右へ順次転送されて行く。
このように電荷転送装置（CCD）はシフトレ
ジスタ形であり、集積度の高い記憶装置などに利
用される。この電荷転送装置の二次元配列の代表
的なものにCCDを直列−並列−直列構造（serial
−parallel−serial構造）としたものがあり、
CCDを用いた遅延線や記憶装置などに広く用い
られている方式で、入力直列CCDレジスタに信
号を入力した後、一斉に複数の並列CCDレジス
タに転送し、該並列CCDレジスタの駆動操作に
より信号電荷は並列に平行に転送されて出力直列
CCDレジスタに移送され、この転送信号電荷列
を順次出力する構造となつている。
ジスタ形であり、集積度の高い記憶装置などに利
用される。この電荷転送装置の二次元配列の代表
的なものにCCDを直列−並列−直列構造（serial
−parallel−serial構造）としたものがあり、
CCDを用いた遅延線や記憶装置などに広く用い
られている方式で、入力直列CCDレジスタに信
号を入力した後、一斉に複数の並列CCDレジス
タに転送し、該並列CCDレジスタの駆動操作に
より信号電荷は並列に平行に転送されて出力直列
CCDレジスタに移送され、この転送信号電荷列
を順次出力する構造となつている。
上記したSPS構造の二次元配列による電荷転送
装置の従来の構成を模式的に示した第２図で説明
すると、第１直列CCDチヤンネル（以下第１転
送チヤンネルと呼ぶ）１３と該第１転送チヤンネ
ル１３の各ビツトごとに並列CCDチヤンネル
（以下第２転送チヤンネルと呼ぶ）１４ａ，１４
ｂ，１４ｃ……を具え、これらの信号出力が第２
直列CCDチヤンネル（以下第３転送チヤンネル
と呼ぶ）１５の各ビツトへ連通するように構成さ
れている。
装置の従来の構成を模式的に示した第２図で説明
すると、第１直列CCDチヤンネル（以下第１転
送チヤンネルと呼ぶ）１３と該第１転送チヤンネ
ル１３の各ビツトごとに並列CCDチヤンネル
（以下第２転送チヤンネルと呼ぶ）１４ａ，１４
ｂ，１４ｃ……を具え、これらの信号出力が第２
直列CCDチヤンネル（以下第３転送チヤンネル
と呼ぶ）１５の各ビツトへ連通するように構成さ
れている。
情報信号は、信号入力端子１１から入力回路１
２に入り信号電荷の形で第１転送チヤンネル１３
に注入して、該第１転送チヤンネル１３の各ビツ
トに転送され、信号電荷が満たされると並列に配
設された第２転送チヤンネル１４ａ，１４ｂ，１
４ｃ……のそれぞれへ各ビツトの信号電荷は一斉
に転送される。そして第１転送チヤンネル１３は
一瞬空になるが、再び入力回路１２から信号電荷
が転送され各ビツトが信号電荷で満たされると、
第２転送チヤンネル１４ａ，１４ｂ，１４ｃ……
のそれぞれへ各ビツトの信号電荷を一斉に転送シ
フトさせる。これを繰り返すことによつて第２転
送チヤンネル１４ａ，１４ｂ，１４ｃ……のすべ
ての各ビツトが信号電荷で満たされる。このとき
各第２転送チヤンネルの先頭にある信号電荷を一
斉に第３転送チヤンネル１５へ転送し、この状態
で初めて信号の出力が始める。以後第１転送チヤ
ンネル１３へ信号電荷が入力されると同時に上記
第３転送チヤンネル１５の信号電荷は出力回路１
６を経て信号出力端子１７から順次読出される。
２に入り信号電荷の形で第１転送チヤンネル１３
に注入して、該第１転送チヤンネル１３の各ビツ
トに転送され、信号電荷が満たされると並列に配
設された第２転送チヤンネル１４ａ，１４ｂ，１
４ｃ……のそれぞれへ各ビツトの信号電荷は一斉
に転送される。そして第１転送チヤンネル１３は
一瞬空になるが、再び入力回路１２から信号電荷
が転送され各ビツトが信号電荷で満たされると、
第２転送チヤンネル１４ａ，１４ｂ，１４ｃ……
のそれぞれへ各ビツトの信号電荷を一斉に転送シ
フトさせる。これを繰り返すことによつて第２転
送チヤンネル１４ａ，１４ｂ，１４ｃ……のすべ
ての各ビツトが信号電荷で満たされる。このとき
各第２転送チヤンネルの先頭にある信号電荷を一
斉に第３転送チヤンネル１５へ転送し、この状態
で初めて信号の出力が始める。以後第１転送チヤ
ンネル１３へ信号電荷が入力されると同時に上記
第３転送チヤンネル１５の信号電荷は出力回路１
６を経て信号出力端子１７から順次読出される。
また、この装置からの出力信号は循環路１８そ
して増幅器AMPを通つて入力回路１２へ帰還さ
れ、装置内を繰返し循環することにより情報が消
えることのない記憶機能を持たせている。なおこ
の装置における第１転送チヤンネル１３と第２転
送チヤンネル１４ａ，１４ｂ，１４ｃ……との
間、および第３転送チヤンネル１５との間の信号
電荷の転送制御は前記第１図で説明した原理によ
ると同様の転送動作によつて行われる。
して増幅器AMPを通つて入力回路１２へ帰還さ
れ、装置内を繰返し循環することにより情報が消
えることのない記憶機能を持たせている。なおこ
の装置における第１転送チヤンネル１３と第２転
送チヤンネル１４ａ，１４ｂ，１４ｃ……との
間、および第３転送チヤンネル１５との間の信号
電荷の転送制御は前記第１図で説明した原理によ
ると同様の転送動作によつて行われる。
しかし上述の二次元配列したSPS構造の電荷転
送装置においては、入出力用の第１，第３転送チ
ヤンネルの各ビツトは２個の転送電極で構成され
ており、その一方の転送電極部のビツトに各第２
転送チヤンネルを接続した構成を用いるため、第
２転送チヤンネルのピツチは第１転送チヤンネル
の転送電極のピツチの２倍程度となることから、
第２転送チヤンネル構成部に無駄なスペースが生
じ集積度を低下させている。また入力、出力部間
が離れているため、記憶装置として用いる場合再
生用の循環路が図中破線で示すように長い経路を
必要とする不都合を生じる。
送装置においては、入出力用の第１，第３転送チ
ヤンネルの各ビツトは２個の転送電極で構成され
ており、その一方の転送電極部のビツトに各第２
転送チヤンネルを接続した構成を用いるため、第
２転送チヤンネルのピツチは第１転送チヤンネル
の転送電極のピツチの２倍程度となることから、
第２転送チヤンネル構成部に無駄なスペースが生
じ集積度を低下させている。また入力、出力部間
が離れているため、記憶装置として用いる場合再
生用の循環路が図中破線で示すように長い経路を
必要とする不都合を生じる。
本発明は上記従来の構造の欠点に鑑みてなされ
たもので、電荷転送装置を二次元配列したSPS構
造において、並列CCDをそれぞれ折り返し転送
チヤンネルとなし、直列CCDの転送チヤンネル
を入出力用に共用した構造とし、集積度の向上を
目的とするもので、複数の転送電極を所定の繰り
返しで規則的に配列し、その繰り返しの１周期を
１ビツトに対応させた第１電荷転送チヤンネル
と、該第１電荷転送チヤンネルの一側に転送ゲー
トを介してそれぞれの入出力端をそろえるよう
個々に折り返した複数本の第２電荷転送チヤンネ
ルとを配設し、前記第１電荷転送チヤンネルの各
ビツトに含まれる同一順位の転送電極部に前記折
り返し第２転送チヤンネルの各入力端を前記転送
ゲートを介して配置し、かつ各ビツトに含まれる
他の同一順位の転送電極部に転送ゲートを介して
前記折り返し第２転送チヤンネルの各出力端を配
置するようにしたことを特徴とする新規なる電荷
転送装置を提供せんとするものである。
たもので、電荷転送装置を二次元配列したSPS構
造において、並列CCDをそれぞれ折り返し転送
チヤンネルとなし、直列CCDの転送チヤンネル
を入出力用に共用した構造とし、集積度の向上を
目的とするもので、複数の転送電極を所定の繰り
返しで規則的に配列し、その繰り返しの１周期を
１ビツトに対応させた第１電荷転送チヤンネル
と、該第１電荷転送チヤンネルの一側に転送ゲー
トを介してそれぞれの入出力端をそろえるよう
個々に折り返した複数本の第２電荷転送チヤンネ
ルとを配設し、前記第１電荷転送チヤンネルの各
ビツトに含まれる同一順位の転送電極部に前記折
り返し第２転送チヤンネルの各入力端を前記転送
ゲートを介して配置し、かつ各ビツトに含まれる
他の同一順位の転送電極部に転送ゲートを介して
前記折り返し第２転送チヤンネルの各出力端を配
置するようにしたことを特徴とする新規なる電荷
転送装置を提供せんとするものである。
以下図面を参照しながら本発明の好ましい実施
例を説明する。
例を説明する。
第３図は本発明の一実施例を示す構成図であ
り、図中上部に配設した第１電荷転送装置を入出
力共用の第１転送チヤンネル２３とし、該第１転
送チヤンネル２３の各ビツト１ａ，１ｂ、２ａ，
２ｂ、３ａ，３ｂ……ごとにそこから並列に転送
ゲート１９を介して、折り返し電荷転送チヤンネ
ルを有する複数本の第２電荷転送装置、つまり第
２転送チヤンネル２４ａ，２４ｂ，２４ｃ……を
設けた構造とし、信号電荷は入力回路１２から第
１転送チヤンネル２３に転送され、該第１転送チ
ヤンネル２３の各ビツト１ａ，２ａ，３ａ……ご
とに転送ゲート１９を通つて連通する第２転送チ
ヤンネル２４ａ，２４ｂ，２４ｃ……に移送さ
れ、転送チヤンネル内をＵターンして再び転送ゲ
ート１９を通つて第１転送チヤンネル２３の各ビ
ツト１ｂ，２ｂ，３ｂ……に入力されるように構
成されている。
り、図中上部に配設した第１電荷転送装置を入出
力共用の第１転送チヤンネル２３とし、該第１転
送チヤンネル２３の各ビツト１ａ，１ｂ、２ａ，
２ｂ、３ａ，３ｂ……ごとにそこから並列に転送
ゲート１９を介して、折り返し電荷転送チヤンネ
ルを有する複数本の第２電荷転送装置、つまり第
２転送チヤンネル２４ａ，２４ｂ，２４ｃ……を
設けた構造とし、信号電荷は入力回路１２から第
１転送チヤンネル２３に転送され、該第１転送チ
ヤンネル２３の各ビツト１ａ，２ａ，３ａ……ご
とに転送ゲート１９を通つて連通する第２転送チ
ヤンネル２４ａ，２４ｂ，２４ｃ……に移送さ
れ、転送チヤンネル内をＵターンして再び転送ゲ
ート１９を通つて第１転送チヤンネル２３の各ビ
ツト１ｂ，２ｂ，３ｂ……に入力されるように構
成されている。
上述の本発明に係る電荷転送装置の一実施例を
第４図の平面図によつて更に詳細に説明する。
第４図の平面図によつて更に詳細に説明する。
本実施例では２相駆動CCDの場合を基本とし
ており、半導体基板１に形成された電荷堰CSに
より第１転送チヤンネルCHaと該第１転送チヤン
ネルCHaの各ビツトごとに転送ゲートTGを介し
て並列に折り返し電荷転送チヤンネルを有する第
２転送チヤンネルCH1，CH2，CH3……を形成配
置する。また第１転送チヤンネルCHaには薄い絶
縁膜を隔てて多数の転送電極E1，E2，E3……を
電荷転送方向に配設し、１つおきに母線B1，B2
に接続されている。他方並列に配設した第２転送
チヤンネルCH1，CH2，CH3……の１つと転送電
極Eb1，Ea1，Eb2，Ea2……で１つのCCDを構成
するゆえ、第４図の装置では複数個すなわち６個
のCCDが形成され、各チヤンネルを平行に、そ
して転送電極を共通にして並設され、１つおきに
母線B3，B4に接続されている。
ており、半導体基板１に形成された電荷堰CSに
より第１転送チヤンネルCHaと該第１転送チヤン
ネルCHaの各ビツトごとに転送ゲートTGを介し
て並列に折り返し電荷転送チヤンネルを有する第
２転送チヤンネルCH1，CH2，CH3……を形成配
置する。また第１転送チヤンネルCHaには薄い絶
縁膜を隔てて多数の転送電極E1，E2，E3……を
電荷転送方向に配設し、１つおきに母線B1，B2
に接続されている。他方並列に配設した第２転送
チヤンネルCH1，CH2，CH3……の１つと転送電
極Eb1，Ea1，Eb2，Ea2……で１つのCCDを構成
するゆえ、第４図の装置では複数個すなわち６個
のCCDが形成され、各チヤンネルを平行に、そ
して転送電極を共通にして並設され、１つおきに
母線B3，B4に接続されている。
各転送チヤンネルCHaおよびCH1，CH2，CH3
……に斜線を引いて示した部分は、前記第１図に
よつて説明した転送電荷の移動方向を特定する電
荷案内領域であり、転送電極に印加される同一電
位に対して同一電極直下のチヤンネルの斜線部に
は浅い電位の井戸、無地の部分には深い電位の井
戸が生じるようにしている。
……に斜線を引いて示した部分は、前記第１図に
よつて説明した転送電荷の移動方向を特定する電
荷案内領域であり、転送電極に印加される同一電
位に対して同一電極直下のチヤンネルの斜線部に
は浅い電位の井戸、無地の部分には深い電位の井
戸が生じるようにしている。
いま入力ゲートGaを開いて情報信号を入力端
子S1から入力ダイオードDaに加えると該信号に
応じた電荷が第１転送チヤンネルCHaへ送り込ま
れ、２相転送電圧φ１，φ２により該第１転送チ
ヤンネル内を矢印方向に転送し、転送電極E1，
E3，E5……直下の各ビツトに信号電荷を満たし
て行く。本実施例では６ビツトに信号電荷が満た
された所で転送ゲートTGを開いて第２転送チヤ
ンネルCH1，CH2，CH3……へ一斉に信号電荷が
転送される。この時、転送チヤンネルCHaは一瞬
空になるが、再び入力回路から信号電荷が転送チ
ヤンネルCHaの各ビツトに転送され満たされる
と、前記と同様に転送ゲートTGを開いて第２転
送チヤンネルCH1，CH2，CH3……へ一斉にシフ
トされる。これを繰り返すことによつて該第２転
送チヤンネルCH1，CH2，CH3……のすべての各
ビツトが信号電荷で満たされた所で、次の第１転
送チヤンネルCHaの信号電荷を第２転送チヤンネ
ルCH1，CH2，CH3……に転送すると同時に該第
２転送チヤンネルCH1，CH2，CH3……の最終の
転送電極Eb1直下に蓄積されている信号電荷が第
１転送チヤンネルの転送電極E2，E4……直下の
蓄積部へ並列に一斉転送され、第１転送チヤンネ
ルCHaの２相転送駆動により順次出力ゲートGb
を通り出力ダイオードDbを経て信号情報として
出力端子S2より出力するようになつている。
子S1から入力ダイオードDaに加えると該信号に
応じた電荷が第１転送チヤンネルCHaへ送り込ま
れ、２相転送電圧φ１，φ２により該第１転送チ
ヤンネル内を矢印方向に転送し、転送電極E1，
E3，E5……直下の各ビツトに信号電荷を満たし
て行く。本実施例では６ビツトに信号電荷が満た
された所で転送ゲートTGを開いて第２転送チヤ
ンネルCH1，CH2，CH3……へ一斉に信号電荷が
転送される。この時、転送チヤンネルCHaは一瞬
空になるが、再び入力回路から信号電荷が転送チ
ヤンネルCHaの各ビツトに転送され満たされる
と、前記と同様に転送ゲートTGを開いて第２転
送チヤンネルCH1，CH2，CH3……へ一斉にシフ
トされる。これを繰り返すことによつて該第２転
送チヤンネルCH1，CH2，CH3……のすべての各
ビツトが信号電荷で満たされた所で、次の第１転
送チヤンネルCHaの信号電荷を第２転送チヤンネ
ルCH1，CH2，CH3……に転送すると同時に該第
２転送チヤンネルCH1，CH2，CH3……の最終の
転送電極Eb1直下に蓄積されている信号電荷が第
１転送チヤンネルの転送電極E2，E4……直下の
蓄積部へ並列に一斉転送され、第１転送チヤンネ
ルCHaの２相転送駆動により順次出力ゲートGb
を通り出力ダイオードDbを経て信号情報として
出力端子S2より出力するようになつている。
第５図は本実施例における電極群に印加する電
圧波形のタイムチヤートを示したもので、第１転
送チヤンネルのCHaの転送電極E2，E4……には
所定周波数の転送電圧φ２、または転送電極
E1，E3，E5……には転送電圧φ２の1/2の直流電
圧φ１が印加される。一方第２転送チヤンネル
CH1，CH2，CH3……の転送電極Eb1，Eb2，Eb3
……には、第１転送チヤンネルCHaの転送電極
E2，E4……に印加される所定周波数の／６
のクロツクパルスを加える転送電圧φB、また転
送電極Ea1，Ea2，Ea3……には転送電圧φBの1/2
の直流電圧が印加される疑似単相駆動を行うよう
にし、転送ゲートTGには転送電圧φBが印加状態
から零となるタイミングで転送電圧φ２の１周期
に含まれる短い幅のパルスが加えられている。
圧波形のタイムチヤートを示したもので、第１転
送チヤンネルのCHaの転送電極E2，E4……には
所定周波数の転送電圧φ２、または転送電極
E1，E3，E5……には転送電圧φ２の1/2の直流電
圧φ１が印加される。一方第２転送チヤンネル
CH1，CH2，CH3……の転送電極Eb1，Eb2，Eb3
……には、第１転送チヤンネルCHaの転送電極
E2，E4……に印加される所定周波数の／６
のクロツクパルスを加える転送電圧φB、また転
送電極Ea1，Ea2，Ea3……には転送電圧φBの1/2
の直流電圧が印加される疑似単相駆動を行うよう
にし、転送ゲートTGには転送電圧φBが印加状態
から零となるタイミングで転送電圧φ２の１周期
に含まれる短い幅のパルスが加えられている。
入力した信号電荷は、転送ゲートTGが閉じら
れた状態で第１転送チヤンネル内を転送電圧φ
１，φ２の転送駆動により６ビツト転送され、転
送電圧φ１印加の転送電極E1，E3，E5……直下
に整列した時点で転送ゲートTGに電圧が印加さ
れ、各ビツトに配設された第２転送チヤンネル
CH1，CH2，CH3……に転送される。この時の転
送電圧の関係はφ１＜TG＜φBであり、各信号電
荷は上記転送電極E1，E3，E5……直下の蓄積部
から転送ゲートTGを経て往路の転送電極Eb1直
下の蓄積部へ移送される。この時の各転送電極、
転送ゲート直下の電位の井戸の状態を第６図に示
す。次に転送電極E2，E4……に転送電圧φ２が
印加された状態で、転送電極Eb1の転送電圧φB
が零となると、この時の各転送電圧の関係はφB
＜TG＜φ２となり復路の転送電極Eb1直下の蓄
積部にある信号電荷は転送ゲートTGを経て転送
電圧φ２を印加した転送電極E2，E4……直下の
蓄積部へ移送される。この時の各転送電極、転送
ゲート直下の電位の井戸の状態を第７図に示す。
次に転送ゲートTGは直ちに閉ざされ、第１転送
チヤンネルCHa内を信号電荷は通常の２相駆動電
圧φ１，φ２により転送し出力される。この時出
力電荷に連続して、次に第２転送チヤンネル
CH1，CH2，CH3……に入力されるべき信号電荷
が引き続き入力されており、入出力間では信号電
荷は連続的に転送されていることになる。
れた状態で第１転送チヤンネル内を転送電圧φ
１，φ２の転送駆動により６ビツト転送され、転
送電圧φ１印加の転送電極E1，E3，E5……直下
に整列した時点で転送ゲートTGに電圧が印加さ
れ、各ビツトに配設された第２転送チヤンネル
CH1，CH2，CH3……に転送される。この時の転
送電圧の関係はφ１＜TG＜φBであり、各信号電
荷は上記転送電極E1，E3，E5……直下の蓄積部
から転送ゲートTGを経て往路の転送電極Eb1直
下の蓄積部へ移送される。この時の各転送電極、
転送ゲート直下の電位の井戸の状態を第６図に示
す。次に転送電極E2，E4……に転送電圧φ２が
印加された状態で、転送電極Eb1の転送電圧φB
が零となると、この時の各転送電圧の関係はφB
＜TG＜φ２となり復路の転送電極Eb1直下の蓄
積部にある信号電荷は転送ゲートTGを経て転送
電圧φ２を印加した転送電極E2，E4……直下の
蓄積部へ移送される。この時の各転送電極、転送
ゲート直下の電位の井戸の状態を第７図に示す。
次に転送ゲートTGは直ちに閉ざされ、第１転送
チヤンネルCHa内を信号電荷は通常の２相駆動電
圧φ１，φ２により転送し出力される。この時出
力電荷に連続して、次に第２転送チヤンネル
CH1，CH2，CH3……に入力されるべき信号電荷
が引き続き入力されており、入出力間では信号電
荷は連続的に転送されていることになる。
本実施例では第１電荷転送チヤンネルおよび第
２電荷転送チヤンネルの電荷転送をすべて２相駆
動で説明したが、このような周回構造とすれば３
相、４相駆動としてもよい。なお以上の構造を簡
単にするためには本出願人が先に特願昭50−
131941で提案した蛇行型電荷転送装置
（MCCD）で構成することも可能である。
２電荷転送チヤンネルの電荷転送をすべて２相駆
動で説明したが、このような周回構造とすれば３
相、４相駆動としてもよい。なお以上の構造を簡
単にするためには本出願人が先に特願昭50−
131941で提案した蛇行型電荷転送装置
（MCCD）で構成することも可能である。
以上説明した本発明に係る電荷転送装置は、二
次元配列した並列第２電荷転送チヤンネルをそれ
ぞれ折り返し転送チヤンネル構造とし、第１電荷
転送チヤンネルを入出力用に共用することによ
り、信号電荷の転送効率を低下させることなく、
従来タイプのSPS構造のものに比較して出力側の
電荷転送チヤンネルを省略でき、また並列電荷転
送チヤンネルの集積度をおよそ２倍に上げること
ができ、本装置全体として集積度の高い構造とす
ることが可能となる。
次元配列した並列第２電荷転送チヤンネルをそれ
ぞれ折り返し転送チヤンネル構造とし、第１電荷
転送チヤンネルを入出力用に共用することによ
り、信号電荷の転送効率を低下させることなく、
従来タイプのSPS構造のものに比較して出力側の
電荷転送チヤンネルを省略でき、また並列電荷転
送チヤンネルの集積度をおよそ２倍に上げること
ができ、本装置全体として集積度の高い構造とす
ることが可能となる。
また二次的に入力、出力端子間の循環経路も短
縮されるなど優れた利点を有し、記憶装置あるい
は遅延素子等に利用して効果がある。
縮されるなど優れた利点を有し、記憶装置あるい
は遅延素子等に利用して効果がある。
第１図は本発明に係る電荷転送装置を説明する
動作構成図、第２図は従来の電荷転送装置を用い
た記憶素子の構成を説明する模式図、第３図は本
発明に係る記憶素子の一実施例を示す構成の模式
図、第４図は本発明に係る電荷転送装置の記憶素
子の構成を示す平面図、第５図は本発明に係る電
荷転送装置に供給すべき転送電圧の波形の一例を
示す図、第６図、第７図は本発明に係る転送電圧
と電位分布を説明する図である。 １……基板、２……絶縁膜、３ａ，３ｂ，３ｃ
……転送電極、４ａ，４ｂ，４ｃ……電荷案内領
域、１１……信号入力端子、１２……入力回路、
１３，２３……第１転送チヤンネル、１４ａ，１
４ｂ，１４ｃ……第２転送チヤンネル、１５……
第３転送チヤンネル、１６……出力回路、１７…
…信号出力端子、１８……循環経路、２４ａ，２
４ｂ，２４ｃ……折り返し転送路を有する第２転
送チヤンネル、CS……電荷堰、S1……信号入力
端子、Da……入力ダイオード、Ga……入力ゲー
ト、CHa……第１転送チヤンネル、CH1，CH2，
CH3……折り返し転送路を有する第２転送チヤン
ネル、TG……転送ゲート、E1，E2，E3……およ
びEb1，Ea1，Eb2，Ea2……転送電極、Db……出
力ダイオード、Gb……出力ゲート、S2……信号
出力端子。
動作構成図、第２図は従来の電荷転送装置を用い
た記憶素子の構成を説明する模式図、第３図は本
発明に係る記憶素子の一実施例を示す構成の模式
図、第４図は本発明に係る電荷転送装置の記憶素
子の構成を示す平面図、第５図は本発明に係る電
荷転送装置に供給すべき転送電圧の波形の一例を
示す図、第６図、第７図は本発明に係る転送電圧
と電位分布を説明する図である。 １……基板、２……絶縁膜、３ａ，３ｂ，３ｃ
……転送電極、４ａ，４ｂ，４ｃ……電荷案内領
域、１１……信号入力端子、１２……入力回路、
１３，２３……第１転送チヤンネル、１４ａ，１
４ｂ，１４ｃ……第２転送チヤンネル、１５……
第３転送チヤンネル、１６……出力回路、１７…
…信号出力端子、１８……循環経路、２４ａ，２
４ｂ，２４ｃ……折り返し転送路を有する第２転
送チヤンネル、CS……電荷堰、S1……信号入力
端子、Da……入力ダイオード、Ga……入力ゲー
ト、CHa……第１転送チヤンネル、CH1，CH2，
CH3……折り返し転送路を有する第２転送チヤン
ネル、TG……転送ゲート、E1，E2，E3……およ
びEb1，Ea1，Eb2，Ea2……転送電極、Db……出
力ダイオード、Gb……出力ゲート、S2……信号
出力端子。
Claims (1)
- １ 複数の転送電極を所定の繰り返しで規則的に
配列し、その繰り返しの１周期を１ビツトに対応
させた第１電荷転送チヤンネルと、該第１電荷転
送チヤンネルの一側に転送ゲートを介してそれぞ
れの入出力端をそろえるよう個々に折り返した複
数本の第２電荷転送チヤンネルとを配設し、前記
第１電荷転送チヤンネルの各ビツトに含まれる同
一順位の転送電極部に前記折り返し第２転送チヤ
ンネルの各入力端を前記転送ゲートを介して配置
し、かつ各ビツトに含まれる他の同一順位の転送
電極部に転送ゲートを介して前記折り返し第２転
送チヤンネルの各出力端を配置するようにしたこ
とを特徴とする電荷転送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11888778A JPS5544777A (en) | 1978-09-26 | 1978-09-26 | Charge transfer device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11888778A JPS5544777A (en) | 1978-09-26 | 1978-09-26 | Charge transfer device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5544777A JPS5544777A (en) | 1980-03-29 |
| JPS6222460B2 true JPS6222460B2 (ja) | 1987-05-18 |
Family
ID=14747594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11888778A Granted JPS5544777A (en) | 1978-09-26 | 1978-09-26 | Charge transfer device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5544777A (ja) |
-
1978
- 1978-09-26 JP JP11888778A patent/JPS5544777A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5544777A (en) | 1980-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4602289A (en) | Solid state image pick-up device | |
| US4750042A (en) | Solid state image pickup element with dual horizontal transfer sections | |
| US4236830A (en) | CCD Parallel-serial and serial-parallel charge transfer method and apparatus | |
| US4669100A (en) | Charge-coupled device having a buffer electrode | |
| EP0192142A1 (en) | Charge transfer device | |
| US7196303B2 (en) | CCD image sensor | |
| US4024514A (en) | Multiphase series-parallel-series charge-coupled device registers with simplified input clocking | |
| US4007446A (en) | Multiphase series-parallel-series charge-coupled device registers | |
| JPS61184062A (ja) | 電荷結合イメージセンサ装置 | |
| JP2736121B2 (ja) | 電荷転送装置及び固体撮像装置 | |
| US6111279A (en) | CCD type solid state image pick-up device | |
| JPS5925315B2 (ja) | シフト・レジスタ・メモリ | |
| US3961352A (en) | Multi-ripple charge coupled device | |
| US4951302A (en) | Charge-coupled device shift register | |
| EP0504852B1 (en) | Charge transfer device | |
| GB2105111A (en) | Charge-transfer device memory with drain for parasitic charge carriers | |
| CA1039405A (en) | Multi-ripple charge coupled device | |
| US5206530A (en) | Charge transfer device having multiple registers | |
| JPH0415560B2 (ja) | ||
| JPS63184363A (ja) | 固体撮像装置 | |
| JP2749700B2 (ja) | リニアイメージセンサ | |
| JPH0669048B2 (ja) | 電荷転送装置 | |
| EP0396093A2 (en) | Charge transfer device having multiple registers | |
| JPH1155572A (ja) | 固体撮像装置 | |
| JP3153910B2 (ja) | 電荷転送装置 |