JPS6222502B2 - - Google Patents
Info
- Publication number
- JPS6222502B2 JPS6222502B2 JP53110646A JP11064678A JPS6222502B2 JP S6222502 B2 JPS6222502 B2 JP S6222502B2 JP 53110646 A JP53110646 A JP 53110646A JP 11064678 A JP11064678 A JP 11064678A JP S6222502 B2 JPS6222502 B2 JP S6222502B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pass filter
- waveform
- circuit
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Picture Signal Circuits (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Noise Elimination (AREA)
Description
【発明の詳細な説明】
本発明は、映像信号等の高域成分についてクリ
ツプ等の波形操作を行なうことにより雑音を除去
する雑音除去回路に関する。
ツプ等の波形操作を行なうことにより雑音を除去
する雑音除去回路に関する。
映像信号等の雑音軽減としては、一般に雑音除
去と雑音相殺の２種が代表的である。本発明は、
これらのうち雑音除去（ノイズエリミネート）に
関し、第１図はその原理を示す回路図である。
去と雑音相殺の２種が代表的である。本発明は、
これらのうち雑音除去（ノイズエリミネート）に
関し、第１図はその原理を示す回路図である。
この第１図において、入力端子１には映像信号
が供給されており、ローパスフイルタ２とハイパ
スフイルタ３により、この映像信号は低域成分と
高域成分とに分離される。ハイパスフイルタ３を
介して得られた高域成分は、２個のダイオード
６，７より成る両極性クリツパ４を介し加算器５
に送られ、ローパスフイルタ２からの低域成分と
加算されて、出力端子８に送られる。なお両極性
クリツパ４内のバイアス電源９は、クリツプレベ
ルを設定するためのものである。
が供給されており、ローパスフイルタ２とハイパ
スフイルタ３により、この映像信号は低域成分と
高域成分とに分離される。ハイパスフイルタ３を
介して得られた高域成分は、２個のダイオード
６，７より成る両極性クリツパ４を介し加算器５
に送られ、ローパスフイルタ２からの低域成分と
加算されて、出力端子８に送られる。なお両極性
クリツパ４内のバイアス電源９は、クリツプレベ
ルを設定するためのものである。
この第１図の回路の動作について、第２図の波
形図を参照しながら説明する。
形図を参照しながら説明する。
入力端子１に第２図Ａのような矩形波信号が供
給されると、ローパスフイルタ２を介して第２図
Ｂの波形の信号が、また、ハイパスフイルタ３を
介して第２図Ｃの波形の信号がそれぞれ得られ
る。高周波雑音成分は、ハイパスフイルタ３を介
した第２図Ｃの信号の低いレベル範囲内に含まれ
るから、両極性クリツパ４を介してこの範囲を含
む所定レベルでクリツプして除去する（これをス
トレツチともいう。）ことにより、雑音を除去す
ることができる。たとえば、クリツプレベルを±
L1としたときには、レベル−L1から＋L1までの
範囲が除去され、第２図Ｄに示すような波形の信
号が両極性クリツパ４から得られる。これを加算
器５においてローパスフイルタ２の出力と加算す
れば、元の信号波形にほぼ等しい第２図Ｅのよう
な波形の信号が得られ、しかも雑音は除去されて
いる。
給されると、ローパスフイルタ２を介して第２図
Ｂの波形の信号が、また、ハイパスフイルタ３を
介して第２図Ｃの波形の信号がそれぞれ得られ
る。高周波雑音成分は、ハイパスフイルタ３を介
した第２図Ｃの信号の低いレベル範囲内に含まれ
るから、両極性クリツパ４を介してこの範囲を含
む所定レベルでクリツプして除去する（これをス
トレツチともいう。）ことにより、雑音を除去す
ることができる。たとえば、クリツプレベルを±
L1としたときには、レベル−L1から＋L1までの
範囲が除去され、第２図Ｄに示すような波形の信
号が両極性クリツパ４から得られる。これを加算
器５においてローパスフイルタ２の出力と加算す
れば、元の信号波形にほぼ等しい第２図Ｅのよう
な波形の信号が得られ、しかも雑音は除去されて
いる。
ところで、雑音レベルが比較的高い場合には、
両極性クリツパ４のバイアス電源９を調整して、
クリツプレベルを上げる（負側のレベルは低くし
て両レベル範囲を広げる）必要がある。すなわち
クリツプレベルを±L2（L2＞L1）とすると、両極
性クリツパ４からの出力信号は第２図D′のよう
になり、これを加算器５でローパスフイルタ２か
らの出力と加算して、第２図E′のような信号と
なる。この第２図E′の波形から明らかなよう
に、ローパスフイルタ２からの出力に加算される
高域成分が少ないため、元の第２図Ａのの波形に
比べて波形なまりが残り、いわゆるスメア気味と
なる。
両極性クリツパ４のバイアス電源９を調整して、
クリツプレベルを上げる（負側のレベルは低くし
て両レベル範囲を広げる）必要がある。すなわち
クリツプレベルを±L2（L2＞L1）とすると、両極
性クリツパ４からの出力信号は第２図D′のよう
になり、これを加算器５でローパスフイルタ２か
らの出力と加算して、第２図E′のような信号と
なる。この第２図E′の波形から明らかなよう
に、ローパスフイルタ２からの出力に加算される
高域成分が少ないため、元の第２図Ａのの波形に
比べて波形なまりが残り、いわゆるスメア気味と
なる。
本発明は、このような従来の欠点を除去すべく
なされたものであり、雑音を除去するために高域
成分の所定レベル以下の信号を除去する場合の出
力信号の波形歪等を大巾に改善し得るような雑音
除去回路の提供を目的とするものである。
なされたものであり、雑音を除去するために高域
成分の所定レベル以下の信号を除去する場合の出
力信号の波形歪等を大巾に改善し得るような雑音
除去回路の提供を目的とするものである。
以下、本発明に係る好ましい一実施例につい
て、第３図ないし第５図を参照しながら説明す
る。
て、第３図ないし第５図を参照しながら説明す
る。
第３図は一実施例として映像信号の雑音除去回
路を示す回路図であり、入力端子１１に供給され
た映像信号は、ローパスフイルタ１２およびハイ
パスフイルタ１３に送られる。ローパスフイルタ
１２からの出力信号は、加算器１５に送られてい
る。ハイパスフイルタ１３を介して得られた高域
成分は、２個のダイオード１６，１７，バイアス
電源１８，および加算器１９より成る両極性クリ
ツパ１４を介し加算器２３に送られている。ま
た、この両極性クリツパ１４の出力信号の一部
（本実施例では正極性の信号）を取り出し、補償
回路２０に送つている。この補償回路２０は、ク
リツプされた信号を波形操作して、上記両極性ク
リツパ１４で除去された成分を得る回路であり、
クリツパ１４の出力信号を所定レベルに抑圧（あ
るいはリミツト）するレベル抑圧回路としてのダ
イオード２１、および積分回路（あるいはローパ
スフイルタ）２２を有している。この補償回路２
０の出力は、加算器２３に送られている。この加
算器２３からの加算出力は、加算器１５に送ら
れ、ローパスフイルタ１２からの出力と加算され
た後、出力端子２４に送られる。
路を示す回路図であり、入力端子１１に供給され
た映像信号は、ローパスフイルタ１２およびハイ
パスフイルタ１３に送られる。ローパスフイルタ
１２からの出力信号は、加算器１５に送られてい
る。ハイパスフイルタ１３を介して得られた高域
成分は、２個のダイオード１６，１７，バイアス
電源１８，および加算器１９より成る両極性クリ
ツパ１４を介し加算器２３に送られている。ま
た、この両極性クリツパ１４の出力信号の一部
（本実施例では正極性の信号）を取り出し、補償
回路２０に送つている。この補償回路２０は、ク
リツプされた信号を波形操作して、上記両極性ク
リツパ１４で除去された成分を得る回路であり、
クリツパ１４の出力信号を所定レベルに抑圧（あ
るいはリミツト）するレベル抑圧回路としてのダ
イオード２１、および積分回路（あるいはローパ
スフイルタ）２２を有している。この補償回路２
０の出力は、加算器２３に送られている。この加
算器２３からの加算出力は、加算器１５に送ら
れ、ローパスフイルタ１２からの出力と加算され
た後、出力端子２４に送られる。
次に、上記両極性クリツパ１４および補償回路
２０のさらに具体的な回路構成例を第４図に示
す。この第４図において、ダイオード１６，１７
が両極性クリツパ用ダイオードであり、クリツプ
された出力はトランジスタ３１，３２により加算
混合される。トランジスタ３１からの正側出力
は、ダイオード２１により所定レベルに抑圧あ
るいはリミツトされ、抵抗３３，３４、コンデン
サ３５の積分回路（あるいはローパスフイルタ）
により積分された後、トランジスタ３６により上
記両極性クリツプされた信号と加算されて、端子
３７を介し、第３図の加算器１５に送られる。
２０のさらに具体的な回路構成例を第４図に示
す。この第４図において、ダイオード１６，１７
が両極性クリツパ用ダイオードであり、クリツプ
された出力はトランジスタ３１，３２により加算
混合される。トランジスタ３１からの正側出力
は、ダイオード２１により所定レベルに抑圧あ
るいはリミツトされ、抵抗３３，３４、コンデン
サ３５の積分回路（あるいはローパスフイルタ）
により積分された後、トランジスタ３６により上
記両極性クリツプされた信号と加算されて、端子
３７を介し、第３図の加算器１５に送られる。
第５図ａ〜ｈは、このような構成を有する回路
の各点ａ〜ｈの信号の波形を示している。すなわ
ち、入力端子１１に第５図ａの如き波形の信号が
供給されたときには、ローパスフイルタ１２から
の出力は第５図ｂ、ハイパスフイルタ１３からの
出力は第５図ｃの波形の信号となる。この信号ｃ
は、両極性クリツプ１４によりクリツプされ（ス
トレツチされ）第５図ｄのような波形の信号とな
る。このときのクリツプレベルL3は、バイアス
電源１８を調整することにより設定できる。次
に、この第５図ｄの信号のうちの正側を、ダイオ
ード２１で所定レベルに抑圧しあるいはリミツ
トし、レベルより上の部分を除去し、第５図ｅ
のような波形の信号を得る。この信号ｅを、抵抗
３３，３４やコンデンサ３５より成る積分回路２
２で積分し、第５図ｆの信号とする。この信号ｆ
を上記信号ｄと加算して、第５図ｇの波形の信号
とし、この信号ｇを加算器１５に送り、ローパス
フイルタ１２から得られた低域成分の信号ｂと加
算して、元の信号ａにほぼ等しい第５図ｈの信号
が出力端子２４に得られる。
の各点ａ〜ｈの信号の波形を示している。すなわ
ち、入力端子１１に第５図ａの如き波形の信号が
供給されたときには、ローパスフイルタ１２から
の出力は第５図ｂ、ハイパスフイルタ１３からの
出力は第５図ｃの波形の信号となる。この信号ｃ
は、両極性クリツプ１４によりクリツプされ（ス
トレツチされ）第５図ｄのような波形の信号とな
る。このときのクリツプレベルL3は、バイアス
電源１８を調整することにより設定できる。次
に、この第５図ｄの信号のうちの正側を、ダイオ
ード２１で所定レベルに抑圧しあるいはリミツ
トし、レベルより上の部分を除去し、第５図ｅ
のような波形の信号を得る。この信号ｅを、抵抗
３３，３４やコンデンサ３５より成る積分回路２
２で積分し、第５図ｆの信号とする。この信号ｆ
を上記信号ｄと加算して、第５図ｇの波形の信号
とし、この信号ｇを加算器１５に送り、ローパス
フイルタ１２から得られた低域成分の信号ｂと加
算して、元の信号ａにほぼ等しい第５図ｈの信号
が出力端子２４に得られる。
このような実施例によれば、クリツパ１４でク
リツプされて除去された成分が、補償回路２０に
より擬似的に再現（ただし、実施例では正側の
み）されることになる。したがつて、加算器１５
に送られる高域成分の信号ｇは、ハイパスフイル
タ１３からの信号ｃに極めて近い波形となり、出
力信号ｈにおける波形なまり等の劣化を大巾に改
善し得る。本実施例では、映像信号の雑音除去回
路に適用した例を示しており、信号の負側は黒レ
ベル側であるため画面上の影響が少ないことよ
り、信号の正面についてのみ補償を行なつている
が、負側も同様に補償することは容易であり、出
力信号の波形劣化をさらに改善することが可能で
ある。
リツプされて除去された成分が、補償回路２０に
より擬似的に再現（ただし、実施例では正側の
み）されることになる。したがつて、加算器１５
に送られる高域成分の信号ｇは、ハイパスフイル
タ１３からの信号ｃに極めて近い波形となり、出
力信号ｈにおける波形なまり等の劣化を大巾に改
善し得る。本実施例では、映像信号の雑音除去回
路に適用した例を示しており、信号の負側は黒レ
ベル側であるため画面上の影響が少ないことよ
り、信号の正面についてのみ補償を行なつている
が、負側も同様に補償することは容易であり、出
力信号の波形劣化をさらに改善することが可能で
ある。
以上の説明からも明らかなように、本発明に係
る雑音除去回路の特徴は、入力信号の高域成分を
取り出して所定レベル以下の信号をクリツプして
除去し、これを上記入力信号の低域成分に加算す
ることにより入力信号の雑音を除去するようにし
た回路において、上記クリツプ後の高域成分の信
号を他の所定レベルでリミツトし、これを積分し
て、上記雑音除去された信号に等価的に加算する
ようにしたことである。
る雑音除去回路の特徴は、入力信号の高域成分を
取り出して所定レベル以下の信号をクリツプして
除去し、これを上記入力信号の低域成分に加算す
ることにより入力信号の雑音を除去するようにし
た回路において、上記クリツプ後の高域成分の信
号を他の所定レベルでリミツトし、これを積分し
て、上記雑音除去された信号に等価的に加算する
ようにしたことである。
したがつて、入力信号の高域成分を所定レベル
でクリツプする（ストレツチする）ことによつて
失なわれた成分分を、上記リミツトおよび積分の
操作により擬似的に再現でき、この再現された信
号中には雑音成分が含まれていないため、これを
上記雑音除去された信号に等価的に加算してやる
ことにより、雑音除去効果を損なうことなく、出
力信号の波形劣化を大巾に改善できる。
でクリツプする（ストレツチする）ことによつて
失なわれた成分分を、上記リミツトおよび積分の
操作により擬似的に再現でき、この再現された信
号中には雑音成分が含まれていないため、これを
上記雑音除去された信号に等価的に加算してやる
ことにより、雑音除去効果を損なうことなく、出
力信号の波形劣化を大巾に改善できる。
なお、本発明は上記実施例のみに限定されるも
のではなく、たとえば補償回路２０からの出力
は、雑音除去された信号に等価的に加算されれば
よく、出力端子２４に送られる直前で加算しても
よい。
のではなく、たとえば補償回路２０からの出力
は、雑音除去された信号に等価的に加算されれば
よく、出力端子２４に送られる直前で加算しても
よい。
第１図および第２図は従来例を示し、第１図は
回路図、第２図Ａ〜Ｅは第１図の各点Ａ〜Ｅにお
ける信号波形を示すタイムチヤート、第２図
D′，E′はＤ，Ｅにおける他の信号波形を示すタ
イムチヤートである。第３図ないし第５図は本発
明の一実施例を示し、第３図は全体を示す回路
図、第４図は第３図の要部を具体的に示す回路
図、第５図ａ〜ｈは第３図の各点ａ〜ｈにおける
信号波形を示すタイムチヤートである。 １１……入力端子、１２……ローパスフイル
タ、１３……ハイパスフイルタ、１４……両極性
クリツパ、１５，１９，２３……加算器、２０…
…補償回路、２１……リミツト用ダイオード、２
２……積分回路、２４……出力端子。
回路図、第２図Ａ〜Ｅは第１図の各点Ａ〜Ｅにお
ける信号波形を示すタイムチヤート、第２図
D′，E′はＤ，Ｅにおける他の信号波形を示すタ
イムチヤートである。第３図ないし第５図は本発
明の一実施例を示し、第３図は全体を示す回路
図、第４図は第３図の要部を具体的に示す回路
図、第５図ａ〜ｈは第３図の各点ａ〜ｈにおける
信号波形を示すタイムチヤートである。 １１……入力端子、１２……ローパスフイル
タ、１３……ハイパスフイルタ、１４……両極性
クリツパ、１５，１９，２３……加算器、２０…
…補償回路、２１……リミツト用ダイオード、２
２……積分回路、２４……出力端子。
Claims (1)
- 【特許請求の範囲】 １ 入力信号の低域成分を抽出するローパスフイ
ルタと、 上記入力信号を高域成分を抽出するハイパスフ
イルタと、 上記ハイパスフイルタの出力信号の所定レベル
以下の信号をクリツプするクリツパと、 上記クリツパの出力信号を所定レベルに抑圧す
るレベル抑圧回路と、 上記レベル抑圧回路の出力信号を積分する積分
回路とを有し、 上記積分回路の出力信号と上記クリツパの出力
信号とを加算し、これを上記ローパスフイルタの
出力信号と加算することを特徴とする雑音除去回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11064678A JPS5538709A (en) | 1978-09-11 | 1978-09-11 | Noise elimination circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11064678A JPS5538709A (en) | 1978-09-11 | 1978-09-11 | Noise elimination circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5538709A JPS5538709A (en) | 1980-03-18 |
| JPS6222502B2 true JPS6222502B2 (ja) | 1987-05-18 |
Family
ID=14540960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11064678A Granted JPS5538709A (en) | 1978-09-11 | 1978-09-11 | Noise elimination circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5538709A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0630430B2 (ja) * | 1984-07-20 | 1994-04-20 | 株式会社日立製作所 | 信号処理回路 |
| JPS6160079A (ja) * | 1984-08-31 | 1986-03-27 | Nec Home Electronics Ltd | 輪郭補正装置 |
| JP2565157B2 (ja) * | 1987-01-27 | 1996-12-18 | ソニー株式会社 | 波形補正回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51109723A (en) * | 1975-03-20 | 1976-09-28 | Matsushita Electric Industrial Co Ltd | Gashitsukaizensochi |
-
1978
- 1978-09-11 JP JP11064678A patent/JPS5538709A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5538709A (en) | 1980-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4823190A (en) | Apparatus for enhancing contours of television signal | |
| JPS6222502B2 (ja) | ||
| US5276403A (en) | Nonlinear preemphasis-deemphasis system | |
| JPH0241950B2 (ja) | ||
| JPH05344386A (ja) | 画像輪郭強調器 | |
| US4928071A (en) | Limiter circuit | |
| JPS62122380A (ja) | ビデオ信号中の雑音を減少する方法および装置 | |
| JPS6222503B2 (ja) | ||
| JPH07105905B2 (ja) | 雑音除去装置 | |
| JP3062516B2 (ja) | テレビジョン用画質調整回路 | |
| JPH0533873B2 (ja) | ||
| JPH053196B2 (ja) | ||
| KR900003542Y1 (ko) | 재생 휘도 신호의 잡음 제거회로 | |
| JP2502277B2 (ja) | ノイズ抑圧回路 | |
| JP2535826B2 (ja) | ノイズキャンセル回路 | |
| SU1448356A1 (ru) | Устройство магнитной записи с динамическим подмагничиванием | |
| JPH02131088A (ja) | 輝度信号処理回路 | |
| JPH0357676B2 (ja) | ||
| JPS6326168A (ja) | 雑音除去回路 | |
| JPH0311989Y2 (ja) | ||
| JP2567975B2 (ja) | 帰還型ディエンファシス回路 | |
| JP2550578B2 (ja) | エンファシス回路 | |
| JPS63157573A (ja) | 画質調整装置 | |
| JP2632428B2 (ja) | ライン相関ノイズキャンセル回路 | |
| JPS62252282A (ja) | ノイズ除去回路 |