JPS622266B2

JPS622266B2 -

Info

Publication number: JPS622266B2
Application number: JP54093631A
Authority: JP
Inventors: Yukio Matsuzawa; Kazumuki Yanagisawa; Hironobu Aoki; Takashi Mizusaki; Osamu Onizuka
Original assignee: Olympus Optical Co Ltd
Current assignee: Olympus Corp
Priority date: 1979-07-25
Filing date: 1979-07-25
Publication date: 1987-01-19
Also published as: JPS5618753A

Description

【発明の詳細な説明】本発明は電界効果トランジスタ型の化学的感応
素子の製造方法に関するものである。

絶縁ゲート型の電界効果トランジスタのゲート
部にイオン交換物質、酵素等を含む化学選択性の
膜を形成し、電解液中のイオン活量や上記酵素が
働く特定物質の存在等の検出を行なわせるように
した化学的感応素子については従来から知られて
いる。例えば特開昭52―26292号、53―25385号、
53―139289号公報にこれ等に関する記載がある。
これ等の化学的感応素子を実際に使用する場合に
は、多くの場合被測定溶液中に素子を浸漬するこ
とになる。したがつて素子全体、少なくとも被測
定溶液中に浸漬させる部分が被測定溶液によつて
不所望な影響を受けることがないように十分な配
慮が必要になる。しかし、従来提案されているも
のは、この点で何れも十分なものとはいえなかつ
た。第１図は特開昭51―139289号公報に記載され
た電界効果トランジスタ型化学的感応素子の構造
を線図的に示す断面図である。ｐ型のシリコン半
導体基体１の表面に、ソース拡散表面領域２およ
びドレイン拡散表面領域３を互いに離間して形成
し、この基体表面を二酸化シリコン（SiO₂）の絶
縁層４で被覆してある。上記ソース領域２及びド
レイン領域３には、絶縁層４に開けた孔を通して
導体５及び６を接続してそれぞれソース、ドレイ
ンのリード線とする。これ等の導体５，６の上に
さらに絶縁層７を被覆し、絶縁層７の、チヤンネ
ル領域８の上方にある部分の上に化学選択性の膜
９を被着し、さらにこの化学選択性の膜９以外の
部分を溶液不透過性の膜１０で覆つたものであ
る。このような構造の感応素子を使用する時に
は、化学選択性の膜９を試料液に接触させるが、
この時この膜を通してSiO₂層４は水和し、特定
のカチオン、例えばH⁺やNa⁺等がこの層４内に入
り込む為にゲートリーク等が生じて測定の安定性
や再現性に重大な支障をきたす。又溶液不透過性
の膜１０についてはエポキシ樹脂で構成するよう
に記載されているが、この場合はエポキシ樹脂が
時間と共に膨潤していきやはり素子の安定性に悪
影響がある。第２図は特開昭52―26292号公報に
記載された電界効果トランジスタ型化学的感応素
子の構造を示し、第２図ａは平面図、ｂは断面図
である、この化学的感応素子は、例えばｐ型のシ
リコン半導体基体１１の表面に互いに離間してｎ
形の表面領域１２および１３を、例えば拡散によ
り形成し、これら表面領域をそれぞれソースおよ
びドレインとし、これらの間にチヤンネル領域１
４を形成したものである。半導体基体１１の表面
は絶縁層としてSiO₂層１５を形成し、このSiO₂
層１５の上に導体１６および１７を蒸着し、これ
ら導体をSiO₂層１５にあけた孔を介してソース
およびドレイン表面領域１２および１３にそれぞ
れ電気的に接続する。チヤンネル１４の上方の
SiO₂層１５上にはさらに窒化シリコン（Si₃N₄）層
１８およびイオン感応層１９を順次に被着してゲ
ート部分を形成する。この感応部以外の外表面に
は絶縁物樹脂層２０を被着する。この例では
SiO₂層のゲート膜１５の上にSi₃N₄層１８が形成
されているためにこの部分については安定性が保
たれるが、感応部以外の表面を覆う絶縁物樹脂層
２０をピンホール無しに薄く形成することは困難
であり、さらに絶縁物樹脂層２０は試料液中で次
第に膨潤するので安定性、耐久性に問題がある。
第３図ａ，ｂは特開昭53―25385号公報記載され
ている化学的感応素子の２方向に断面図である。
イオン感応部は針状に細くなた先端に設けられて
いてシリコン基体２１に「コ」の字型のソース領
域２２、これに囲まれたドレイン領域２３を形成
している。この上にSiO₂層、Si₃N₄層、イオン感
応層が順次に形成されている点は第２図の例とほ
ぼ同様であるので図面では省略する。さらに素子
の太くなつた部分にはソース領域２２、ドレイン
領域２３と接続された接点部２４，２５が形成さ
れ、ここにリード線が接続される。接点部２４，
２５はドレイン領域２３及びソース領域２２に拡
散したn⁺拡散領域２６，２７さらにこの上に蒸
着されたアルミ電極２８，２９から成つている。
さらにイオン感応部以外ではドレイン領域２３、
ソース領域２２の間にチヤンネル領域形成しない
ようにp⁺拡散のチヤンネルストツパ領域３０が
形成されている。この例では、予じめシリコン基
体２１上に上述のような構造を形成した後でこれ
をエツチングによつて細く切取つて第３図に示す
ような形状としている。このため、切取られた断
面に於てはシリコン基体２１が露出し、さらにシ
リコン基体の裏面も露出する。ところが、この素
子を使用する場合には、少なくともイオン感応
部、すなわち第３図の細くなつた先端部は被測定
液中に浸漬させる必要がある。したがつて、シリ
コン基体表面は被覆しておかなければならない。
そのため、上記断面、すなわち素子の側面、さら
に裏面を熱酸化処理して二酸化シリコン層３１で
覆うようにしている。しかし、これだけでは長時
間の使用の後には二酸化シリコン層３１が水和し
て、この中にH⁺，Na⁺等のイオンが入りこむた
め、測定の不安定さの原因となる。

そこで、本願人は、特開昭55―24603号公報に
おいて、上述した従来の化学的感応素子の不具合
を解決し、長期間に亘つて安定して使用できる化
学的感応素子およびその製造方法を提案した。こ
の化学的感応素子は、被測定物質（多くの場合溶
液）に浸漬する部分全面を溶液不透過性の膜で覆
つたものであり、これにより素子の安定性および
耐久性を向上させるようにしたものである。しか
し、かかる化学的感応素子を、上記特開昭55―
24603号公報で提案した製造方法に従つて作製し
た場合、動点のドリフト、Ｓ／Ｎおよび耐久性の
悪い素子がしばしば得られることが解つた。これ
らの原因を検討した結果、このような不安定現象
を起す素子は、被測定物質に浸漬する側面、すな
わち素子分離の目的で選択的にエツチングしたエ
ツチング面がかなり荒れていると共に、このエツ
チングの際に既に形成したFETの各領域が損傷
されたり、変質したりすることが判明した。この
ような不具合を惹起する原因としては、次のこと
が考えられる。

(1) シリコン基体の両面に設けた合わせマークを
目印にして、両面のエタツチングパターンを独
立に形成するため、両面でパターンのずれが生
じてエツチングの終点が一致しない。

(2) エツチングの終点が一致しないために、エツ
チング終了直前で、エツチングにより薄くなつ
たシリコン基体がエツチング液の撹拌による水
圧で一部割れる場合がある。

上記(1)，(2)の結果、エツチング面に（111）面
以外の結晶面が現われる。このような結晶面に
は、エツチング速度の速い結晶面も含まれるた
め、このエツチング速度の速い面のエツチングが
側面エツジ付近からシリコン基体の表および裏側
に向かつて進行し、これにより側面が荒らされる
と共に、既に形成したFETの領域が損傷された
り、変質したりして最終段階で不良品となつた
り、また不良品とならなくても素子側面が荒れて
いるため、後工程で形成したイオン不透過性材料
等による表面安定化膜にピンホールが存在し、こ
れがため耐久性が悪い。このような不具合は、特
開昭53―25385号公報においても同様である。

本発明の目的は、上述した欠点を除去し、耐久
性に優れ、かつ特性の安定した化学的感応素子の
製造方法を提供せんとするにある。

本発明は、一枚の半導体基体から複数個の電界
効果トランジスタ型化学的感応素子を同時に製造
するにあたり、一導電型の半導体基体の各素子の
感応部形成領域を含む部分、すなわち少く共測定
時に被測定物質と接触する部分は、隣接する素子
が互いに切り離されるように選択的エツチングす
ると共に、この感応部形成領域を含む部分を除い
た部分は、隣接する素子が互いに切り離されない
で継がるようにスクライブラインを形成するよう
に選択的にエツチングし、その後前記半導体基体
の各素子にソース領域、ドレイン領域、チヤンネ
ル領域およびチヤンネルストツパー領域を形成
し、引き続きゲート膜を形成するゲート酸化工
程、および少く共前記被測定物質と接触する表面
全面に、この表面が接触する物質に対して不透過
性の膜を形成する工程、ドレイン、ソース各接点
部を形成する工程、更に必要に応じて前記ゲート
領域の不透過性膜上に感応膜を形成する工程を行
ない、その後各素子を前記スクライブラインに沿
つて互いに切り離すことを特徴とするものであ
る。

以下図面につき本発明を詳細に説明する。

第４図は一枚の半導体基体４１上に同時に多数
の感応素子を形成する本発明による製造工程を説
明する為の線図である。本発明による製造工程は
同時に形成する各化学的感応素子４２を、先ず始
めに各素子の感応部付近を隣接する素子から切り
離し、感応部以外の部分においては隣接する素子
が互いに継がるようにスクライブラインを形成す
ることを特徴としている。その為に素子４２の感
応部を含む前部４３を細く、素子後部４４を幅広
く形成し、後部４４同志の隣接する部分、すなわ
ちクロスハツチを付した部分４５は切離さないよ
うにして最後にスクライブして切離すスクライブ
ラインを形成するに留め、ハツチを付して示す部
分４６だけを完全に除去してしまう。以下部分４
６を除去部分と呼ぶことにする。このようにする
と、この段階で素子前部４３の側面も露出するの
で、この状態でこの側面の表面処理を含めて工程
を進める。

まず簡単に工程全体について述べる。半導体基
体、この例では（100）面を表面とするｐ型シリ
コン基体４１の両面を酸化して厚さ0.5〜１μｍ
のSiO₂層を形成した後、フオトエツチングによ
つて、素子を形成する部分以外の部分（第４図で
ハツチ及びクロスハツチを付している部分）、す
なわち第４図のスクライブライン４５及び除去部
分４６のSiO₂層を取り除き、スクライブライン
４５には浅い溝を形成し、除去部分４６のシリコ
ン基体を完全に取り除く。この方法については後
述する。この状態では各素子の前部４３は互いに
分離され、その側面は露出している。次に、素子
を形成する部分（第４図でハツチ及びクロスハツ
チを付していない部分）のSiO₂層をフオトエツ
チングにより取り除いた後、既知のMOS型FET
の製造工程を使つてソース領域、ドレイン領域、
チヤンネルストツパー領域等を形成する。その
後、引き続きゲート酸化工程や、表面をSi₃N₄や
SiO₂で覆う工程を行なつて感応部を形成すると
共に感応部側面も被覆し、ドレイン端子、ソース
接点等の部分を完成させた後で、上記スクライブ
ライン４５に沿つて各素子を分離し、最後に分離
した側面をエポキシ樹脂等で被覆して化学的感応
素子を得る。

次にスクライブライン４５を形成すると共に、
除去部分４６のシリコン基体４１を完全に取り除
いて、各素子の前部４３を互いに分離させるため
の選択的エツチングについて説明する。シリコン
基体４１の表面（100）方向に選択的にエツチン
グする溶液としては、水酸化カリウム系のものと
水―アミン系のものとがあるが、ここでは水（８
ml）、エチレンジアミン（17ml）、ピロカテコール
（３ｇｒ）の組成のものを110℃で使用する。これ
についてはR.M.FinneおよびD.L.Kleinによる
“Ａ Water―Amine―Complexing Agent
Systemfor Etching Silicon”J.Electrochem.
Soc.Solid State Science，pp.965〜970，
September 1967に述べられている。以下、この
エツチングをAPWエツチングと称する。この
APWエツチングにより、除去部分４６のシリコ
ン基体４１を取り除いて、隣接する素子４２を互
いに分離させるには、第５図ａ〜ｄに示すような
方法を採用することができる。

第５図ａはシリコン基体４１の両面から同時に
APWエツチングして、各素子の前部４３を互い
に分離させるものである。この場合には、表面お
よび裏面の両面のマスク同志を正確に位置合わせ
した後、両面にそれぞれSiO₂層およびフオトレ
ジスト層を順次に形成したシリコン基体４１を、
両者のマスク間に挾んで両面露光してSiO₂層に
よるAPWエツチングパターンを形成、その後両
面から同時にAPWエツチングを行なうことがで
きる。このマスク合わせの順次の工程を第６図ａ
〜ｄに示す。すなわち、写真乾板に所望のパター
ンを形成した上側マスク４７Ａおよび下側マスク
４７Ｂを、顕微鏡で正確にパターン合わせをして
上側保持枠４８Ａと下側保持枠４８Ｂとの間に装
着する（第６図ａ）。上側、下側保持枠４８Ａ，
４８Ｂは、これらを通して延在させた適当なガイ
ド棒４９に沿つて移動可能に装着すると共に、各
保持枠には図示しない真空ポンプに連結される適
当な開口５０を形成し、これにより上側マスク４
７Ａを上側保持枠４８Ａに、下側マスク４７Ｂを
下側保持枠４８Ｂにそれぞれ吸着保持し得るよう
構成する。上側、下側マスク４７Ａ，４７Ｂを正
確に位置合わせした後、これらをそれぞれ上側、
下側保持枠４８Ａ，４８Ｂに吸着保持して、互い
に離間させる（第６図ｂ）。その後、両面にSiO₂
層５１およびフオトレジスト５２を順次に形成し
たシリコン基体４１を、上側マスク４７Ａと下側
マスク４７Ｂとの間に挿入して（第６図ｃ）、こ
のシリコン基体４１を上側保持枠４９Ａと下側保
持枠４９Ｂの間で挾み込み両面側から露光する
（第６図ｄ）。このようにして、シリコン基体４１
の両面にSiO₂層５１によるエツチングパターン
を形成してから、両面から同時にAPWエツチン
グを行なう。

このように、最初に除去部分４６およびスクラ
イブライン４５の選択的エツチングを行なうよう
にすれば、パターンに対するシリコン基体４１の
位置合わせは必要でなく、両面のパターンを正確
に位置合わせした後は、この間にシリコン基体４
１を挾むだけでパターンずれのない正確なエツチ
ングを行なうことができるから、滑らかなエツチ
ング面を簡単に得ることができる。すなわち、シ
リコン基体４１の表面および裏面をそれぞれのマ
スク合わせマークを目印にして独立にマスク合わ
せを行なう場合には、実際には多少の合わせずれ
が生じてしまう。このような合わせずれがある
と、両面からエツチングを行なつた場合に、上述
したようにエツチングの終点が一致せず、またこ
れがためエツチング終了直前でエツチングにより
薄くなつたシリコンがエツチング液の水圧によつ
て一部割れたりする。その結果、エツチング面に
（111）面以外の結晶面が現われる。このような結
晶面には、エツチング速度の速い結晶面も含まれ
るため、このエツチング速度の速い面のエツチン
グが側面エツジ付近からシリコン基体の表および
裏側に向かつて進行し、これによりそれまで滑ら
かに仕上がつていた側面を荒らしてしまう。この
ようなエツチングによつて除去部分４６（第４図
参照）のシリコン基体４１を取り除いた素子前部
４３のSEM（走査型電子顕微鏡）像を写真Ａ
（倍率×50）に、また側面部分の拡大図を写真Ｂ
（倍率×200）にそれぞれ示す。このように、素子
側面が荒れていると、後工程でイオン不透過性材
料等により表面安定化膜を形成する際に、ピンホ
ールの無い均一な膜を形成することが困難とな
る。

本発明では、FETを形成する以前に選択的エ
ツチングを行なうものであるから、第６図に示す
ようなマスク合わせによつてAPWエツチングを
行なえば、側面の荒れは殆んど生じないが、本発
明の他の実施例においては、APWエツチング終
了後、更に等方性の硝フツ酸系のエツチング液で
仕上げのためのエツチングを行なう。このよう
に、異方性のAPWエツチング後、等方性のエツ
チング液でエツチングすると、APWエツチング
によつて側面に軽い荒れが生じても、ならされて
滑らかなエツチング面を得ることができる。この
ようにして得られた素子前部４３のSEM像を写
真Ｃ（倍率×50）に、また側面の拡大図を写真Ｄ
（倍率×200）にそれぞれ示す。なお、硝フツ酸系
エツチング液としては、硝酸：フツ酸が４：１〜
８：１の組成に、微量の酢酸を加えたものを使用
した。

第５図ｂは、同図ａと同様に、シリコン基体４
１の両面から同時にAPWエツチングしている
が、このAPWエツチングは終了直前で停止し、
エツチングされずに残つたシリコンブリツジ５３
を硝フツ酸系エツチング液で除去するものであ
る。これにより、多少のマスク合わせずれが生じ
ていたとしても、その痕跡はエツチング面に全く
現われず、平滑な側面を形成することができる。

第５図ｃは、同図ａおよびｂとは異なり、
APWエツチングをシリコン基体４１の一方の面
側からのみ行なうものである。この場合にはマス
ク合わせずれの必配は全くないから、側面の荒れ
は殆んど生じない。また、このAPWエツチング
終了後、シリコン基体４１の他方の面上のSiO₂
層５１を取り除いて、更に硝フツ酸系のエツチン
グ液で軽くエツチングすれば、側面エツジを丸く
することができ、後工程での表面安定化膜の被覆
をより安定して形成することができる。

第５図ｄは、シリコン基体４１の一方の面上に
は選択的なエツチングパターンを形成するが、他
方の面はSiO₂層を取り除いて、両面から同時に
APWエツチングを行なうものである。この方法
では、他方の面全面でエツチングが進行するか
ら、エツチング終了時におけるシリコン基体４１
の厚みはエツチング開始時の厚みの半分になる。
この方法でも、第５図ｃと同様マスク合わせずれ
の心配は全くないから、側面の荒れは殆んど生じ
ない。また、APWエツチング終了後、更に硝フ
ツ酸系のエツチング液でエツチングすれば、後工
程での表面安定化膜の被覆をより安定して行なえ
ることは、第５図ｃの場合と同様である。

一方、APWエツチングによつて、第４図にお
いて、除去部分４６のシリコン基体４１の除去と
同時にスクライブライン４５も同時に形成する
が、本実施例に於いては感応素子４２の前部４３
は後部４４よりも細い（0.8mm）ので、除去部分
４６の幅は比較的広く、素子後部４４は幅広い
（１mm）ので、スクライブラインとなる部分４５
の幅は狭い。したがつて上述のような選択的エツ
チングにより部分４５に形成される溝は浅い。な
お、この時部分４５に形成される溝は、上述した
ように後で各素子を分離するためのスクライブラ
インとして使用するので、この深さはシリコン基
体４１の厚さを例えば200μｍとした時に50μｍ
程度とするのがよい。また、このスクライブライ
ン４５は基体の一方の面のみ、あるいは両面に形
成するようにしてもよい。

上述したようにして、スクライブライン４５を
形成すると共に、除去部分４６のシリコン基体４
１を取り除いて、素子前部４３を互いに分離した
後、第４図でエツチングされずに残つている部分
（ハツチおよびクロスハツチを付していない部
分）にMOS型FETを形成する。

以下FETの形成工程を詳細に説明する。第７
図は或る一つの素子４２の平面的な構成を示す線
図であり、第８〜１２図は第７図のＡ―A′，Ｂ
―B′，……，Ｅ―E′の各々に沿つて切つた断面
図である。さらに第１３図ａ〜ｅは各工程を説明
するための平面図である。なお、以下の説明では
基体４１としては比抵抗10Ωcm程度、厚さ150μ
ｍ程度の（100）面を表面とするｐ型シリコンを
使用し、除去部分４６（第４図参照）のエツチン
グは第５図ａまたはｂで示す方法により行なつ
た。

(1) APWエツチング終了後、両面のSiO₂層５１
（第５図参照）をHF液で除去し、更に硝フツ酸
系のエツチング液でシリコン基体全面を清浄し
た後、全面を酸化してSiO₂層で覆う。

(2) 第１３図ａにハツチで示す部分のSiO₂層を
フオトエツチングによつて取り除く。

(3) 次にSiO₂層を取り除た部分に、ソース領
域、ドレイン領域を形成するようにリンを10¹⁸
cm^-3の密度に拡散する。この拡散の深さは数μ
ｍ〜十数μｍであり、ソース領域とドレイン領
域との間隔は10〜50μｍとしてある。もちろん
これ等の値は素子全体の大きさ等に合わせて適
宜変更することができる。第８図ａ〜第１２図
ａは以上の工程を終えた状態をそれぞれ示して
いる。基体４１表側のSiO₂層６０、基体裏側
のSiO₂層６１、ドレイン拡散領域６２、ソー
ス拡散領域６３がそれぞれ示されている。

(4) 第１３図ｂにハツチで示す領域のSiO₂層を
取り除き、この領域にボロンを拡散してp⁺チ
ヤンネルストツパー領域６４を形成する。第８
図ｂ〜第１２図ｂはそれぞれこの状態を示して
いる。チヤンネルストツパ領域６４は素子先端
の感応部、すなわち第７図Ａ―A′の近辺以外
では上記ドレイン領域６２とソーチ領域６３の
間にチヤンネルが形成されないようにするため
のもので、その深さは0.1〜３μｍとする。こ
れにより第１３図ｂのクロスハツチの部分６５
にのみチヤンネルが形成されることになる。以
下このチヤンネル領域を符号６５で表わすこと
にする。チヤンネル領域６５は本実施例では
「コの字」形となる。これは電界効果トランジ
スタの利得を意味する伝達コンダクタンスgm
がチヤンネル６５の長さをＬ、幅をＷとした時
Ｗ／Ｌに比例するのでチヤンネル幅Ｗを大きく
するためである。したがつてチヤンネル６５の
形状は「コの字」形に限られるものではなく、
「Ｖ」形や「Ｗ」形等適当な形状とすることが
できる。なお上述したように本実施例ではチヤ
ンネル長さＬは10〜50μｍとなつている。

(5) 第１３図ｃに示すハツチで示す部分のSiO₂
層をフオトエツチングにより取り除き、この部
分にリンを拡散し、コンタクト用n⁺領域６
６，６７を形成する。第８図ｃ〜第１２図ｃの
各々にこの時の各部の断面を示す。

(6) 第１３図ｄにハツチで示す素子感応部６９と
ドレインコンタクト領域６６、ソースコンタク
ト領域６７の上方のSiO₂層をフオトエツチン
グによつて除去する。

(7) 次に1150℃で30分間乾燥酸化を行なつて厚さ
数百〜数千Å、例えば1000ÅのSiO₂層７０を
形成する。これによりチヤンネル領域６５の上
方にゲート酸化膜７１が形成されることにな
る。シリコン基体４１とこのSiO₂の絶縁層と
の間では優れた界面特性が得られる。この界面
での表面準位を減少させることは素子の電気的
諸特性を向上させる上で重要である。なおこの
時コンタクト部６６，６７の上にもSiO₂膜が
形成される。第８図ｄ〜第１２図ｄの各々にこ
の状態における各部の断面を示している。

(8) この後直ちに素子表面を安定化するために素
子の表側を耐水性、緻密性、イオン不透過性に
優れた絶縁材料で覆う。このような材料として
は窒化シリコン（Si₃N₄）、アルミナ（Al₂O₃）、
五酸化タンタル（Ta₂O₅）、窒化タンタル
（TaN）、シリコンオキシナイトライド（SiO_xN_y：ただし１＞ｙ／ｘ＋ｙ0.2のもの）、アルミニウムオキシナイトライド（AlO_xN_y）及びタ
ンタルオキシナイトライドがあり、これ等を
CVD（Chemical Vaper Deposition）法やスパツ
タリング、電子ビーム蒸着等の方法で被着させて
数百Å〜１μｍ、典型的には500〜1500Åの厚さ
の絶縁層を形成する。例えば、Si₃N₄膜の場合に
はH₂―SiH₄―NH₃系で、Al₂O₃膜の場合にはH₂―
CO₂―AlCl₃系で900〜1000℃の高温に於てCVD法
を行なうことにより良好な絶縁層を形成すること
ができる。本実施例に於ては、Si₃N₄層を1000Å
の厚さにCVD法で形成した。次に裏側にもSi₃N₄
層を形成して素子の全面、特に前部４３について
はその側面もSi₃N₄層で完全に覆われるようにす
る。第８図ｅ〜第１２図ｅの各々にこの状態を示
し、符号７２で示すのが上記絶縁層、この場合は
Si₃N₄層である。なお、第５図において説明した
エツチングによれば、素子前部４３の側面は滑ら
かであるから、表面安定化膜を均一に形成するこ
とできる。また別の実施例ではSi₃N₄層７２の上
に、さらにSiO₂層を形成することもある。この
時は、例えば素子表面にSi₃N₄層をCVD法で形成
た後、裏側にSi₃N₄層及びSiO₂層を順次形成し、
その後再び表側にSiO₂層を形成すればよい。な
お、このSiO₂層の厚さは1000Å以下とする。又
本実施例に於てはSi₃N₄層の成長温度は950℃とし
た。

この後ソース、ドレイン端子とゲート部（感応
部）の形成を進める。

(9) まずSi₃N₄層７２の上にSiO₂層を形成してあ
る場合には、コンタクト部６６，６７（第１３
図ｄ）の上のSiO₂層をエツチングにより除去
する。なおこの時裏側及び素子前部４３はワツ
クスで覆つておく。

(10) 次にコンタクト部６６，６７のSi₃N₄層７２
をエツチングにより除去する。エツチング液と
しては熱リン酸液を使う。Si₃N₄の代わりに
Al₂O₃を用いた時にもエツチング液としては熱
リン酸液を、Ta₂O₅，TaNを用いた場合には
NaOH―H₂O₂系のエツチング液を使用する。

(11) ゲート酸化工程(7)でコンタクト部６６，６７
に形成されていたSiO₂膜を同じくエツチング
により除去する。なお、工程(8)でSi₃N₄層７２
の上にSiO₂層を形成してある場合には、この
工程でチヤンネル６５（第１３図ｂ）上方の
SiO₂層も除去するようにする。

以上の工程(9)〜(11)によりコンタクト拡散領域
６６，６７の表面が露出する。

(12) 次に厚さ50μｍのMo板の蒸着用マスクを使
用して、第１３図ｅにハツチで示す部分にAl
を蒸着し、ドレイン接点７３及びソース接点７
４を形成する。

以上で形成された素子の感応部、すなわちゲ
ート部は第８図ｆに示すようにゲート膜の
SiO₂層７１及びSi₃N₄、Al₂O₃、Ta₂O₅、TaN、
SiO_xO_y、AlO_xN_y及びタンタルオキシナイドの
いずれかより成るイオン不透過性膜（（表面安
定化膜）７２によつて形成されており、同時に
上記Si₃N₄層またはAl₂O₃層またはTa₂O₅層は不
透過膜として作用すると共に、H⁺イオンに感
応するので、PHセンサーとして使用することが
できる。すなわち、不透過膜の形成工程と感応
膜の形成工程とが同時に行なわれたことにな
る。

(13) 次に、第４図に示すスクライブライン４５
に沿つて素子同志を切離し、切離されて露出し
た素子後部４４の側面をエポキシ樹脂７５等で
被覆して全工程を終了する。なおこの状態での
各断面を第８図ｆ〜第１２図ｆの各々に示す
が、エポキシ樹脂７５等による被覆は素子の使
用目的等によつて必らずしも必要ではない。

PHセンサー以外の用途、各種のイオン等の検
出を行なう場合には、例えば上述の(11)の工程の
後で目的に応じた化学感応層を形成し、その後
接点部やその他化学感応層を形成し、その後接
点部やその他化学感応層を必要としない部分の
上記感応層を除去してからドレイン、ソース接
点部分の形成工程(12)に入ればよい。第１４図
ａ，ｂはこのようにして素子先端部に化学感応
層８１を形成した例の第７図Ａ―A′，Ｂ―
B′に沿つて切つて示す断面図である。なお化学
感応層の形成工程は、(13)の工程の後に行なう
こともできる。

以下化学感応層の種類について説明する。

イオン活量および濃度の検出装置、すなわちイ
オンセンサーとして、例えば水素イオン（H⁺）用
には窒化シリコン（Si₃N₄）、アルミナ（Al₂O₃）、
五酸化タンタル（Ta₂O₅）の膜が利用できる。実
際1000Å程度の窒化シリコン膜またはアルミナ
（Al₂O₃）膜を感応部として使用するとPH１〜13の
範囲で、従来のガラス電極とほとんど変らない53
〜56mV／PHの界面電位が得られる。この他に従
来のガラス電極用ガラスとして知られている６％
CaO、72％SiO₂、22％Na₂O（％はモル比）の組
成のソーダライムシリケートガラス、68％の
SiO₂、25％のLi₂O、７％のCaOまたは67％の
SiO₂、25％Li₂O、８％BaO組成のリチウムガラ
ス等も感応部を構成する材料として用いることが
できる。これらの無機質層はCVD法、スパツタ
リング法、電子ビーム蒸着法、アルコキシド溶液
の塗布法などで形成できる。またナトリウム
（Na⁺）センサーとしては、アルミノシリケートガ
ラス（SiO₂―Al₂O₃―Na₂O）、特に71％SiO₂、18
％Al₂O₃、11％Na₂Oの組成のものおよびボロシリ
ケートガラス（SiO₂―B₂O₃）が利用できる。さら
にカリウム（K⁺）センサーとしては、アルミノシ
リケートガラス、特に69％SiO₂、４％Al₂O₃、27
％Na₂Oの組成のものおよびボロシリケートガラ
スを有効に用いることができる。これらのガラス
層もCVD法、スパツタリング法、電子ビーム蒸
着法またはアルコキシド溶液の塗布法などによつ
て形成できる。

上述したような無機物質の代りに幾つかのイオ
ンセンサーの感応部は、ポリ塩化ビニル、ポリウ
レタン、シリコンゴムまたは他の中性の疎水性マ
トリツクス中に維持されるイオン交換物質、抗生
物質等で構成することもできる。例えばカリウム
イオン（K⁺）にはバリノマイシン、クラウンエー
テル、ナトリウムイオン（Na⁺）にはニギリシン
などの抗生物質が適しており、またカルシウムイ
オン（Ca²⁺）にはカルシウム・ジドデシルフオス
ヘイトなどのイオン交換物質を用いることができ
る。以上代表的な陽イオンに対する感応部の構成
について述べてきたが、このような化学的感応素
子は陰イオンに対しても十分に機能するものであ
る。例えば硫化銀／ヨウ化銀混合物で感応部を構
成すれば、CN^-に対するセンサーとして使用する
ことができる。

各種気体の感応素子、すなわちガスセンサーの
感応部としては、蒸着、スパツタリング等で形成
された金属膜あるいは有機重合体膜、特殊なイオ
ン交換膜等が利用できる。例えば水素ガス
（H₂）に対してはパラジウムの蒸着膜が、酸素ガ
ス（O₂）に対しては金の蒸着膜またはポリエチレ
ン膜が、また水蒸気（H₂O）に対してはスパツタ
リングにより得られるZnO膜が有効である。さら
に炭酸ガス（CO₂）に対してはHCO₃ ^-を含むイオ
ン交換膜が利用できる。上述したイオンセンサー
またはガスセンサーにおいては、対象とするイオ
ンまたは気体が選択的に感応部に吸着して界面電
位の変化が生ずるものである。

抗原または抗体濃度を測定する場合には、ポリ
塩化ビニル、ポリスチレン、ポリエチレン、ポリ
プロピレン、シリコン、ポリウレタン、ポリカー
ボネイト、PlEFなどの疎水性重合体から成る膜
の表面に抗体または抗原と共有結合させて感応部
を構成することができる。このような膜を有する
センサーは、この膜の表面に結合された抗体と錯
化合する抗原（または膜の表面に結合された抗原
と錯化合する抗体）を含む溶液に接触すると、免
疫化学反応の結果として膜の表面電位が変化す
る。例えばポリ塩化ビニル膜に固定化された抗体
によるインシユリンセンサーが考えられる。

第１５図はドレイン電極部の別の実施例を示す
ものであり、第７図のＣ―C′に沿つて切つた断
面図である。上述した実施例に於いてはソース及
びドレイン電極はコンタクト領域にAlを蒸着さ
せて形成したものであり、実際にはこのAl電極
にソース、ドレインのリード線を超音波ボンデイ
ングによつて取り付けて使用することになる。第
１５図に示す実施例では500〜3000Åのアルミニ
ウム（Al）層８２を蒸着させてコンタクトをと
り、次に窒素中で550℃10分間熱処理し、その上
に100〜1000Åのクロム（Cr）層８３、1000〜
6000Åのクロム銅（Cr―Cu）層８４及び2000Å
〜１μｍの銅（Cu）層８５を順次形成し、その
上にハンダコーテイング８６を施す。これにより
電気的にも機械的にも十分満足のいくコンタクト
がとれる。なお上記各金属層は真空蒸着やスパツ
タリング等によつて形成する。又ここではドレイ
ン電極について説明したがソース電極に関しても
同様な構成を採用できることはもちろんである。

次に第８図ｆを参照して化学的感応素子の動作
原理について簡単に述べておく。

上述した構成の感応素子において、ゲート部が
ソース領域６３に対して正にバイアスされると、
シリコン基体４１とSiO₂絶縁層７１との界面に
存在する正孔は基体中へ追いやられ、逆に界面に
は電子が引き付けられてソース領域６３とドレイ
ン領域６２との間の領域６５に伝導チヤンネルが
形成される。したがつて、ソース領域６３とドレ
イン領域６２との間に電位差を与えれば、このチ
ヤンネル領域６５を通してソース−ドレイン間に
電流が流れる。このときチヤンネルのコンダクタ
ンス、つまり電流の大きさは基体４１とゲート膜
７１との界面に存在する電荷の量、すなわちゲー
ト部とソース領域６３との間の電位差によつて左
右される。換言すればゲート電圧はチヤンネル領
域６５の電流を制御し、チヤンネル電流の大きさ
はゲート電圧の目安となる。つまり、ゲト絶縁層
７１，７２の上方に設けられた感応部８１が、そ
れと接触する物質と相互作用して感応部８１内に
電気化学的電位が発生すると、これによりチヤン
ネル電流、すなわちドレイン電流Ｉ_Dが変調され
る。したがつて、このチヤンネル電流を検出すれ
ば感応部８１と接触している物質およびその特性
を定量することができる。

上述したように、本発明によれば、始めに、す
なわちFETの各領域を形成する前に、選択的エ
ツチングにより感応部を形成する素子前部を隣接
する素子と完全に分離させるようにしたから、そ
の後に行なう工程においてFETの各領域を安定
して形成することができる。したがつて、ドリフ
ト、Ｓ／Ｎに優れた化学的感応素子を得ることが
できる。また、選択的エツチングを両面から行な
う場合でも、パターンに対する半導体基体の位置
合わせが不要となり、したがつてそのマスク合わ
せを簡単かつ正確に行なうことができるから、エ
ツチング面を平滑に形成することができる。した
がつて、不透過性膜（表面安定化膜）を、ピンホ
ール無しに均一に形成することができるから、耐
久性にも優れた化学的感応素子を得ることができ
る。更に、集積回路技術を用いて大量に製造する
ことができると共に化学感応部の材料、構成を制
御し易いので種々の物質に対して応用することが
できる各種の感応素子を小形かつ安価に得ること
ができる。

【図面の簡単な説明】

第１図は従来の電解効果トランジスタ型化学的
感応素子の構造を示す線図的断面図、第２図ａ，
ｂは他の従来例を示す線図的平面図及び断面図、
第３図ａ，ｂはさらに他の従来例の構造を示す線
図的断面図、第４図は本発明により一枚のウエハ
ー上に多数の化学的感応素子を形成する様子を示
す平面図、第５図ａ〜ｄは選択的エツチングを行
なう４つの方法を説明するための線図、第６図ａ
〜ｄは第５図ａ，ｂによる選択的エツチングを行
なう場合の順次の工程を説明するための線図、第
７図は或る１つの素子の平面的な構成を示す線
図、第８〜１２図ａ〜ｆは第６図Ａ―A′，Ｂ―
B′，……，Ｅ―E′に沿つた断面における工程の
進行をそれぞれ示す線図、第１３図ａ〜ｅは各工
程に於いて処理を行なう部分を示す平面図、第１
４図ａ，ｂは本発明の他の実施例を示す線図、第
１５図は本発明の更に他の実施例のドレイン端子
部分の構成を示す線図である。４１……シリコン基体、４２……素子、４３…
…素子前部、４４……素子後部、４５……スクラ
イブライン、４６……除去部分、６０，６１……
SiO₂層、６２……ドレイン拡散領域、６３……
ソース拡散領域、６４……チヤンネルストツパー
領域、６５……チヤンネル領域、６６，６７……
コンタクト領域、６８……SiO₂層、７０……
SiO₂層、７１……ゲート膜、７２……Si₃N₄層、
７３……ドレイン端子用Al蒸着層、７４……ソ
ース端子用Al蒸着層、７５……エポキシ樹脂。

Claims

【特許請求の範囲】１一枚の半導体基体から複数個の電界効果トラ
ンジスタ型化学的感応素子を同時に製造するにあ
たり、一導電型の半導体基体の各素子の感応部形
成領域を含む部分、すなわち少く共測定時に被測
定物質と接触する部分は、隣接する素子が互いに
切り離されるように選択的にエツチングすると共
に、この感応部形成領域を含む部分を除いた部分
は、隣接する素子が互いに切り離されないで継が
るようにスクライブラインを形成するように選択
的にエツチングし、その後前記半導体基体の各素
子にソース領域、ドレイン領域、チヤンネル領域
およびチヤンネルストツパー領域を形成し、引き
続きゲート膜を形成するゲート酸化工程、および
少く共前記被測定物質と接触する表面全面に、こ
の表面が接触する物質に対して不透過性の膜を形
成する工程、ドレイン、ソース各接点部を形成す
る工程、更に必要に応じて前記ゲート領域の不透
過性膜上に感応膜を形成する工程を行ない、その
後各素子を前記スクライブラインに沿つて互いに
切り離すことを特徴とする化学的感応素子の製造
方法。２前記半導体基体の両面から選択的に同時にエ
ツチングを行なつて、各素子の感応部形成領域を
含む部分、すなわち少く共測定時に被測定物質と
接触する部分において、隣接する素子を互いに切
り離すことを特徴とする特許請求の範囲１記載の
化学的感応素子の製造方法。３前記半導体基体の両面から選択的に同時に異
方性のエツチング液でエツチングを行なつて、各
素子の感応部形成領域を含む部分、すなわち少な
く共測定時に被測定物質と接触する部分におい
て、隣接する素子を互いに切り離した後、等方性
の硝フツ酸系エツチング液でエツチングを行なつ
て、切り離した各素子の側面を平滑にすることを
特徴とする特許請求の範囲１記載の化学的感応素
子の製造方法。４前記半導体基体の両面から選択的に同時に異
方性のエツチング液でエツチングを行ない、この
エツチングの終了直前にエツチング液を等方性の
硝フツ酸系エツチング液に変えて残りのエツチン
グを行なうことにより、各素子の感応部形成領域
を含む部分、すなわち少なく共測定時に被測定物
質と接触する部分において、隣接する素子を互い
に切り離すことを特徴とする特許請求の範囲１記
載の化学的感応素子の製造方法。５前記半導体基体の一方の面側からのみ選択的
にエツチングを行なつて、各素子の感応部形成領
域を含む部分、すなわち少く共測定時に被測定物
質と接触する部分において、隣接する素子を互い
に切り離すことを特徴とする特許請求の範囲１記
載の化学的感応素子の製造方法。６前記半導体基体の一方の面側は選択的に、他
方の面側は全面を同時にエツチングを行なつて、
前記半導体基体を薄くして各素子の感応部形成領
域を含む部分、すなわち少く共測定時に被測定物
質と接触する部分において、隣接する素子を互い
に切り離すことを特徴とする特許請求の範囲１記
載の化学的感応素子の製造方法。