JPS62229194A - 液晶駆動用集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、表示データを受取り、このデータから表示
信号を発生して液晶表示装置のセグメント側及びコモン
側を駆動制御して表示を行なわせる液晶駆動用集積回路
に関する。

（従来の技術） 第８図は従来の液晶表示装置駆動用集積回路が用いられ
た液晶ディスプレイ装置全体の構成を示す回路図である
。

図において、１１０は液晶パネルであり、この液晶パネ
ル１１０には表示セルが例えば横方向に６４０ドツト、
縦方向に２００ドツトそれぞれ設けられている。この液
晶パネル１１０のセグメント側を駆動するセグメントド
ライバーとしては、８０チヤンネルの出力を有する８個
のセグメントドライバー用ＩＣ（集積回路）１２１ない
し　１２８が使用され、コモン側を駆動するコモンドラ
イバーには、６４チヤ゛、ンネルの出力を有する４個の
コモンドライバー用□ＩＣ（集積回路）１３１ないし１
３４が使用されている。上記各セグメントドライバー用
ＩＣには、入力信号及び電源として、データ転送用クロ
ック信号ＳＣＰ、データラッチパルスＬＰ、フレーム信
号ＦＲ１表示データＤＡＴ、チップイネーブル信号ＧＥ
及び液晶駆動用電源ＶＬＣＤが供給される。

他方の各コモンドライバー用ＩＣには、入力信号及び電
源として、コモン信号ＦＰ、データ転送用クロック信号
ＬＰ、フレーム信号ＦＲ及び液晶駆動用電源ＶＬＣＤが
供給される。

また、上記各セグメントドライバー用ＩＣ内部の具体的
な構成は第９図のブロック図で示される。

すなわちこのＩＣは、上記データ転送用クロック信号Ｓ
ＣＰとチップイネーブル信号ＣＥｉｎとが供給され、信
号ＣＥｉｎがイネーブルにされているときにデータ転送
用クロック信号ＳＣＰをシフト用クロック信号ＣＰＡと
して出力するともに次段のＩＣに対しチップイネーブル
信号ＣＥ　ｏｕｔを出力するイネーブル回路１４１、上
記表示データＤＡＴが４ビット単位で並列に供給され、
このデータを上記イネーブル回路１４１から出力される
シフト用クロック信号ＧＰＡに同期して４ピツ［・単位
で順次シフ］〜シて８０ビツトのセグメントデータＤ１
ないし［）８０を発生するシフトレジスタ回路１４２、
上記セグメントデータＤコないし［）８０を上記データ
ラッチパルスＬＰのタイミングでラッチするデータラッ
チ回路１４３、このデータラッチ回路１４３のラッチデ
ータ及び上記フレーム信号ＦＲ，液晶駆動用電源ＶＬＣ
Ｄがそれぞれ供給され、上記セグメントデータを前記液
晶パネル１１０で表示を行なうために必要な交流電圧信
号０１ないし０８０に変換して出力するレベル変換／出
力回路１４３から構成されている。

他方の各コモンドライバー用ＩＣ内部の具体的な構成は
第１０図のブロック図で示される。すなわちこのＩＣは
、上記コモン信号ＦＲを上記信号ＬＰに同期して１ビッ
ト単位で順次シフトしてコモンデータＣ１ないしＣ６４
を発生するとともに、次段のｒＣに対するコモン信号と
してＤｏｕｔを出力するシフトレジスタ回路１５１、上
記コモンデータＣ１ないしＣ６４、上記フレーム信号Ｆ
Ｒ及び液晶駆動用型ＩＶＬｃＤがそれぞれ供給され、前
記液晶パネル７１０で表示を行なうために必要な交流電
圧信号０１ないし０６４に変換して出力するレベル変換
／出力回路１５２から構成されている。

第１１図は上記従来のセグメントドライバー用ＩＣ内の
シフトレジスタ回路１４２の詳細な構成を示す回路図で
ある。このシフトレジスタ回路は、前記シフト用クロッ
ク信号ＣＰΔに同期して入力データをラッチする１ビツ
トシフトレジスタ　１４５が全部で７９個設けられてい
る。そして前記４ビツトの表示データＤＡＴ１ないしＤ
ＡＴ４は下位４ビツトの１ビツトシフトレジスタ　１４
５に並列に供給され、以下、シフト用クロック信号ＣＰ
Ａが供給される毎にこれに同期してこれら４ビツトのデ
ータが上位４ビツトの１ビツトシフトレジスタ　１４５
に順次転送される。そして最上位４ビツトの１ビツトシ
フトレジスタ　１４５の出力データが次のセグメントド
ライバー用ＩＣ内のシフトレジスタ回路１４２に入力デ
ータＤＡＴ１’　ないしＤＡＴ４’として供給されてい
る。また、データのシフト完了後は前記８０ビツトのセ
グメントデータＤ１ないし［）８０が出力される。

第１２図は上記従来のコモンドライバー用ＩＣ内のシフ
トレジスタ回路１５１の詳細な構成を示す回路図である
。このシフトレジスタ回路は、前記パルスＬｐに同期し
てコモン信号ＦＰを１ビツトずつ順次シフトする１ビツ
トシフトレジスタ　１５５が６３個設けられている。そ
して最上位ビットの１ビツトシフトレジスタ　１５５の
出力データは次のコモンドライバー用ＩＣ内のシフトレ
ジスタ回路１５１にコモン信号ＦＰ’　として供給され
ている。

またデータのシフト完了後は前記６４ビツトのコモンデ
ータＣ１ないしＤ６４が出力される。

このように従来ではセグメントドライバー用ＩＣとコモ
ンドライバー用ＩＣの、特にシフトレジスタ回路１４２
と１５１の機能が異なっている。これは駆動信号が液晶
パネル１１０のセグメント側では６４０チヤンネル分必
要であり、コモン側の２００チヤンネルに比較して多い
。しかも一つのコモン成立時に６４０のセグメントに信
号を与えるため、コモンドライバー用ＩＣ内のシフトレ
ジスタ回路１５１と同様に１ビツトずつデータシフトを
行なおうとすると６４０個もの転送用り一ロック信号が
必要となる。一般にセグメントドライバー用ＩＣとコモ
ンドライバー用ＩＣとはそれぞれ０Ｍ０８回路で構成さ
れており、このような高速のクロック信号でこのような
０ＭＯ８−Ｉ　Ｃを動作させると消費電力が大きくなっ
てしまう。そこでチャンネル数の多いセグメント側では
、ドライバー用ＩＣ内部のシフトレジスタ回路１４２で
データを４ビット並列で転送することによりクロック信
号の周波数を下げるようにしているのである。このため
、従来では液晶パネル１１０の駆動を行なうためのセグ
メントドライバー用とコモンドライバー用のＩＣとして
異なるものを使用せざるを得ず、従って２種類のＩＣが
必要である。このため従来では特性的に整合がとれた集
積回路をセグメント側とコモン側に用意する必要がある
。この特性とは主に出力インピーダンス特性であり、出
力インピーダンス特性が異なると出力波形に時間差が生
じ、表示画面上でにじみやコントラスト不良などの不都
合が発生する。ところが、このように特性的に整合がと
れた集積回路を用意することは極めて繁雑である。また
、２種類の専用の集積回路が必要であるため、液晶ディ
スプレイ装置の製造価格が高価となる欠点がある。さら
に、集積回路１個についての出力ビツト数の相違は、集
積回路を印刷配線板などに配置する際に占有面積の差と
して現われる。この結果、印刷配線板などの配線が複雑
化するという欠点もある。

（発明が解決しようとする問題点） このように従来では液晶パネルのセグメント側とコモン
側とで異なる駆動用集積回路を使用しなければならない
ので、液晶パネルにおける表示品質が低下する、製造価
格が高価となる、印刷配線板などの配線が複雑化する、
などの欠点がある。

この発明は上記の事情を考慮してなされたものであり、
その目的は、液晶パネルを駆動する際にセグメント側と
コモン側とで共通に使用することができ、もって表示品
質の向上、製造価格の低減化、印刷配線板などの配線の
簡単化、などが実現できる液晶駆動用集積回路を提供す
ることにある。

［発明の構成］ （問題点を解決するための手段） この発明の液晶駆動用集積回路は、入力データを表示信
号に変換するものにおいて、それぞれ上記入力データを
周期信号に同期して保持し、多段接続された複数のデー
タ記憶手段と、上記各データ記憶手段の相互間に設けら
れ、１段前段のデータ記憶手段の記憶データ及び複数段
前段のデータ記憶手段の記憶データもしくは外部からの
入力データのいずれか一方を選択して次段のデータ記憶
手段に入力データとして出力する第１の選択手段と、上
記各データ記憶手段においてそれぞれの記憶データを１
ビット単位でシフトさせるための第１のクロック信号及
びそれぞれの記憶データを複数ビット単位でシフトさせ
るための第２のクロック信号のいずれか一方を選択して
上記各データ記憶手段に上記周期信号として出力する第
２の選択９一 手段とから構成されている。

（作用） この発明の液晶駆動用集積回路では、セグメントドライ
バーとして使用する場合には第１の選択手段において複
数段前段のデータ記憶手段の記憶データもしくは外部か
らの入力データを選択して次段のデータ記憶手段に入力
データとして出力し、かつ第２の選択手段により各デー
タ記憶手段の記憶データを複数ビット単位でシフトさせ
るための第２のクロック信号を選択して各データ記憶手
段に周期信号として出力させるようにしている。これに
より、入力データは第２のクロック信号に同期して複数
ビット単位で並列に順次転送される。

他方、コモンドライバーとして使用する場合には第１の
選択手段において１段前段のデータ記憶手段の記憶デー
タを選択して次段のデータ記憶手段に入力データとして
出力し、かつ第２の選択手段により各データ記憶手段の
記憶データを１ビット単位でシフトさせるための第１の
クロック信号を選択して各データ記憶手段に周期信号と
して出カさせるようにしている。これにより、入力デー
タは第１のクロック信号に同期して１ビット単位で順次
転送される。

（実施例） 以下、図面を参照してこの発明の一実施例を説明する。

第１図はこの発明に係る液晶駆動用集積回路におけるシ
フトレジスタ回路の構成を示す回路図である。図におい
てＳＲ１、ＳＲ２、・・・はそれぞれ１ビツトシフトレ
ジスタである。これら各シフトレジスタＳＲはそれぞれ
、クロック信号選択回路１０から出力される転送用クロ
ック信号ＣＰＢに同期して入力データのシフトを行なう
。

上記クロック信号選択回路１０には前記ＣＰＡとＬＰと
いう２種類のデータ転送用クロック信号が供給されてい
る。そしてクロック信号選択回路１０は選択信号Ｓに応
じて上記両クロック信号のいずれか一方を出力する。

上記各シフトレジスタＳＲの相互間にはデータ選択回路
ＤＳがそれぞれ設けられている。これら各データ選択回
路ＤＳにはそれぞれ２ビツトのデータが供給されている
。そして各データ選択回路ＤＳは上記選択信号Ｓに応じ
ていずれか一方のデータを出力する。

ここで上記１ビツトシフトレジスタＳＲのうち７ビツト
目のシフトレジスタＳＲ１には入力データとして外部か
ら供給される入力データＤＡＴ１が入力される。

１ビツト目のシフトレジスタＳＲ１と２ビツト目のシフ
トレジスタＳＲ２の相互間に設けられているデータ選択
回路ＤＳ１には、一方の入力データとして上記１ビツト
目のシフ１−レジスタＳＲ１の出力データが、他方の入
力データとして外部から供給される入力データＤＡＴ２
がそれぞれ入力される。このデータ選択回路ＤＳ１で選
択されたデータは２ビツト目のシフトレジスタＳＲ２に
入力される。

２ビツト目のシフトレジスタＳＲ２と３ビツト目のシフ
トレジスタＳＲ３の相互間に設けられているデータ選択
回路ＤＳ２には、一方の入力データとして上記２ビツト
目のシフトレジスタＳＲ２の出力データが、他方の入力
データとして外部から供給される入力データＤＡＴ３が
それぞれ入力される。このデータ選択回路ＤＳ２で選択
されたデータは３ビツト目のシフトレジスタＳＲ３に入
力される。

３ビツト目のシフトレジスタＳＲ３と４ビツト目のシフ
トレジスタＳＲ４の相互間に設けられているデータ選択
回路ＤＳ３には、一方の入力データとして上記３ビツト
目のシフトレジスタＳＲ３の出力データが、他方の入力
データとして外部から供給される入力データＤＡＴ４が
それぞれ入力される。このデータ選択回路ＤＳ３で選択
されたデータは４ビツト目のシフトレジスタＳＲ４に入
力される。

これ以降の各データ選択回路Ｏ８では、一方の入力デー
タして１ビツト下位のシフトレジスタＳＲの出力データ
が、他方の入力データして４ビツト下位のシフトレジス
タＳＲの出力データがそれぞれ入力される。例えば、４
ビツト目のシフトレジスタＳＲ４と５ビツト目のシフト
レジスタＳＲ５の相互間に設けられているデータ選択回
路ＤＳ４には、一方の入力データとして４ビツト目のシ
フトレジスタＳＲ４の出力データが、他方の入力データ
として１ビツト目のシフトレジスタＳＲＩの出力データ
がそれぞれ入力される。そしてこのデータ選択回路ＤＳ
４で選択されたデータは５ビツト目のシフトレジスタＳ
Ｒ５に入力される。

このような構成のシフトレジスタ回路において選択信号
Ｓを゛１パレベルに設定すると、クロック信号選択口ｊ
！１０はデータラッチパルスＬＰをデータ転送用信号Ｃ
ＰＢとして選択出力する。またこのとき、各シフトレジ
スタＳＲの相互間に設けられている各データ選択回路Ｄ
Ｓはそれぞれ、１ビツト下位の各シフトレジスタＳＲか
らの出力データを上位ビットの各シフトレジスタＳＲに
選択出力する。このとき、外部からは入力データＤＡＴ
Ｉとしてフレーム信＠ＦＲを入力する。

この場合、１ビツト目のシフトレジスタＳＲ１にフレー
ム信号ＦＲを順次大ノ〕し、かつクロック信号選択回路
１０にデータラッチパルスＬＰを順次入力すれば、フレ
ーム信号ＦＲは各シフトレジスタＳＲを直列に介して１
ピツｌ〜ずつ上位ピッＩ−に向かって順次転送される。

すなわち、選択信号Ｓを゛１″レベルに設定すると、こ
のシフトレジスタ回路は１ビツトシリアル転送形式のも
のとなる。

他方、選択信号Ｓを１１０１Ｔレベルに設定すると、ク
ロック信号選択回路１０はシフト用クロック信号ＣＰＡ
をデータ転送用信号ＣＰＳとして選択出力する。またこ
のとき、各シフトレジスタＳＲの相互間に設けられてい
る各データ選択回路ＤＳはそれぞれ、外部から供給され
る入力データＤＡＴ１ないしＤＡＴ４もしくはそれぞれ
４ビツト下位の各シフトレジスタＳＲからの出力データ
を上位ビットの各シフトレジスタＳＲに選択出力する。

このとき、外部からは入力データＤＡＴＩないしＤＡＴ
４として４ビツトの表示データを並列に入力する。

この場合、４ビツトの表示データＤＡＴ１ないしＤＡＴ
４はそれぞれ４個の各シフトレジスタ回路毎に並列的に
上位ビットに向かって順次転送される。すなわち、選択
信号Ｓを１１０　Ｉ＋レベルに設定すると、このシフト
レジスタ回路は４ビット単位のシリアル転送形式のもの
となる。

このように上記実施例回路は、選択信号Ｓの設定に応じ
て１ビツトシリアルのシフトレジスタ回路もしくは４ビ
ツトパラレルのシフトレジスタ回路として動作させるこ
とができる。

第２図は上記実施例回路におけるデータ選択回路ＤＳ並
びにクロック信号選択回路１０の具体的な構成を示す回
路図である。

第２図（ａ）はこのうちのデータ選択回路ＤＳの回路図
である。この回路は、選択すべき二つのデータのうち一
方のデータＤΔＴａと上記制御信号Ｓが供給されるアン
ドゲート２１、制御信号Ｓを反転するインバータ２２、
選択すべき二つのデータのうち他方のデータＤＡＴｂと
上記インバータ２２の出力が供給されるアンドゲート２
３、上記両アンドゲート２１．２３の出力が供給される
オアゲー１〜２４とから構成されている。そして上位ビ
ットのシフトレジスタＳＲに対する入力データＤＡＴｃ
はオアゲート２４から出力される。

このように構成されたデータ選択回路ＤＳにおいて、信
号Ｓを゛１″レベルに設定すればアンドゲート２１が開
き、データＤＡＴａがアンドゲート２１及びオアゲート
２４を介してデータＤＡＴｃとして出力される。他方、
信号Ｓを“０゛ルベルに設定した場合にはアンドゲート
２３が開き、データＤＡＴｂがアンドゲート２３及びオ
アゲート２４を介してデータＤＡＴｃとして出力される
。

第２図（ｂ）は上記クロック信号選択回路１０の回路図
である。この回路は、選択すべき二つの信号のうち一方
の信号ＬＰと上記制御信号Ｓが供給されるアンドゲート
３１、制御信号Ｓを反転するインバータ３２、選択すべ
き二つの信号のうち他方の信号ＣＰＡと上記インバータ
３２の出力が供給されるアンドゲート３３、上記両アン
ドゲート３１．３３の出力が供給されるオアゲート３４
とから構成されている。そして各シフトレジスタＳＲに
供給されるシフト用クロック信号ＣＰＢはオアゲート３
４から出力される。

このように構成されたクロック信号選択回路１０におい
て、信号Ｓを“１″レベルに設定すればアンドゲート３
１が開き、信号ＬＰがアンドゲート３１及びオアゲート
３４を介して信号ＣＰＢとして出力される。他方、信号
Ｓをｉｔ　Ｏ＋＋レベルに設定した場合にはアンドゲー
ト３３が開き、信号ＣＰＡがアンドゲート３３及びオア
ゲート３４を介して信号ＣＰＢとして出力される。

第３図は第１図のシフトレジスタ回路が設けられたセグ
メント／コモンドライバー用ＩＣの具体的構成を示すブ
ロック図である。図において４０はこのＩＣをセグメン
トドライバー用ＩＣとして使用するときにデータ転送用
クロック信号ｓｃＰ及びチップイネーブル信号ＣＦｉｎ
が外部から供給されるイネーブル回路である。このイネ
ーブル回路４０は信号ＣＥｉｎがイネーブルにされてい
るときに信号ＳＣＰを信号ＣＰＡとして出力するともに
次段のＩＣに対しチップイネーブル信号ＣＥ　ｏｕｔを
出力する。このイネーブル回路４０から出力される信号
ＣＰＡ及びこのＩＣをコモンドライバー用ＩＣとして使
用するときにデータ転送用クロック信号ＳＣＰの代わり
に供給される信号ＬＰはクロック信号選択回路１０に供
給される。

クロック信号選択回路１０は前記したように、外部から
供給される制御信号Ｓに応じて上記信号ＣＰＡ、ＬＰの
うちのいずれか一方を信号ＣＰＳとしてシフトレジスタ
回路５０に供給する。

シフトレジスタ回路５０は前記第１図のように構成され
ており、入力データＤＡＴとして前記４ビツトの表示デ
ータＤＡＴ１ないしＤＡＴ４もしくはフレーム信号ＦＲ
が供給され、さらにクロック信号選択回路１０からの出
力信号ＣＰＢと前記制御信号Ｓとが供給される。

６０は上記シフトレジスタ回路５０の出力データをデー
タラッチパルスＬＰのタイミングでラッチするデータラ
ッチ回路である。

７０は上記データラッチ回路６０のラッチデータ及びフ
レーム信＠ＦＲ１液晶駆動用電源ＶＬＣＤがそれぞれ供
給され、データラッチ回路６０のラッチデータを液晶パ
ネルで表示を行なうために必要な交流電圧信号０１ない
し０８０に変換して出力するレベル変換／出力回路であ
る。

このような構成のセグメント／コモンドライバー用ＩＣ
は、制御信号Ｓを゛１″レベルに設定することによりコ
モンドライバー用ＩＣとして使用することができ、信号
Ｓをｉｉ　Ｏｕレベルに設定することによりセグメント
ドライバー用ＩＣとして使用することができる。このよ
うに一つのドライバー用ＩＣでセグメント側及びコモン
側の両方を駆動することができるので、セグメント側と
コモン側の出力インピーダンス特性を一致させることが
できる。この結果、従来のＩＣで生じていた表示画面上
でのにじみやコントラスト不良などの発生は防止される
。また、液晶ディスプレイ装置を製造する場合に駆動用
のＩＣとしては１種類のみ設ければよい。これにより、
液晶ディスプレイ装置の製造価格の低減化が可能となる
。しかも、集積回路１個についての出力ビツト数を同じ
にできので、印刷配線板などの配線を簡単化することも
可能である。

第４図は上記第３図のようなドライバー用ＩＣを用いた
液晶ディスプレイ装置全体の構成を示す回路図である。

８０は液晶パネルであり、この液晶パネル８０には前記
第８図の場合と同様に表示セルが横方向に６４０ドツト
、縦方向に２００ドツトそれぞれ設けられている。この
液晶パネル８０のセグメント側を駆動するセグメントド
ライバーとしては、それぞれ８０チヤンネルの出力を有
する第３図のような構成の８個のドライバー用ＩＣ９１
ないし９８が使用されている。そしてこれら各ＩＣの前
記制御信号Ｓの入力端子には゛０″レベルに相当する電
源ＶＳＳが並列に供給されている。

他方、コモン側を駆動するコモンドライバーとしては、
それぞれ８０チヤンネルの出力を有する第３図のような
構成の３個のドライバー用ｒｃｉｏｉないし１０３が使
用されている。なお、ＩＣ１０３では８０チヤンネルの
うち４０チヤンネルのみが使用される。これら各ＩＣの
制−信号Ｓの入力端子にはＩＩ　Ｉ　Ｉ＋レベルに相当
する電源ＶＤＤが並列に供給されている。

また上記セグメント側の各ＩＣにはデータ転送用クロッ
ク信号５ｃｐ１データラツチパルスＬＰ、フレーム信号
ＦＲ，表示データＤＡＴ、チップイネーブル信号ＣＥ及
び液晶駆動用電源ＶＬＣＤが供給され、コモン側の各Ｉ
Ｃにはコモン信号ＦＰ。

データ転送用クロック信号ＬＰ、フレーム信号ＦＲ及び
液晶駆動用電源Ｖ　Ｌ　ＣＤが供給されいる。

第５図は上記コモン側ＩＣ１０１の動作の一例を示すタ
イミングチャートである。図示するようにこのＩＣ内の
シフトレジスタ回路５０の出力信号Ｃ１、Ｃ２、Ｃ３、
・・・は、入力されるフレーム信号ＦＲをシフト用の信
号ＬＰに同期して１ピツ１〜ずつ順次シフトすることに
より得られている。

第６図は上記セグメント側ＩＣ９１の動作の一例を示す
タイミングチャートである。このＩＣはセ　・グメント
側の６４０ビツトの表示データのうち６４０ビツト目か
ら５６１ビツト目までの上位８０ビツトを出力するもの
であり、これら８０ビツトのデータはＤΔＴ１ないしＤ
ＡＴ４として入力される４ビツトの表示データをシフト
用の信号ＣＰＡに同期して４ビツトずつ順次シフトする
ことにより得られている。そして６４０ピツトのデータ
の入力が完了すると、このタイミングでデータラッチパ
ルスＬＰが成立し、この８０ビツトのデータが前記第２
図回路のデータラッチ回路６０でラッチされる。なお、
第６図中のｄ６８０、ｄ６７９などはセグメントデータ
のビット番号を示している。

第７図は上記第４図の液晶ディスプレイ装置の表示動作
の一例を示すタイミングチャートである。

図において、５ＥＧ１・・・５ＥＧ６４０は上記セグメ
ント側のドライバー用ＩＣ９１ないし９８から出力され
る交流電圧信号としてのセグメント信号であり、Ｃ０Ｍ
１・・・Ｃ０Ｍ２Ｏ０は上記コモン側のドライバー用Ｉ
Ｃ１０１ないし１０３から出力される交流電圧信号とし
てのコモン信号である。そしてフレーム信号ＦＲが゛１
′ルベルにされている期間では、コモン信号ＣＯＭがＶ
ＤＤの電位にされているときセグメント信号ＳＥＧがＶ
５の電位にされればその表示セルは点灯し、他方、セグ
メント信号ＳＥＧがＶ３の電位にされればその表示セル
は非点灯となる。またフレーム信号ＦＲがｒｒ　ＯＩＴ
レベルにされている期間では、コモン信号ＣＯＭがＶ５
の電位にされているときセグメント信号ＳＥＧがＶＤＤ
の電位にされればその表示セルは点灯し、他方、セグメ
ント信号ＳＥＧが■２の電位にされればその表示セルは
非点灯となる。

［発明の効果］ 以上説明したようにこの発明によれば、液晶パネルを駆
動する際にセグメント信号とコモン側とで共通に使用す
ることができるようにしたので、表示品質の向上、製造
価格の低減化、印刷配線板などの配線の簡単化、などが
実説できる液晶駆動用集積回路を提供することできる。

【図面の簡単な説明】

第１図はこの発明の一実施例の構成を示す回路図、第２
図は上記実施例回路の一部回路を具体的に示す回路図、
第３図は上記第１図回路が設けられたＩＣの構成を示す
ブロック図、第４図は上記第３図のＩＣを用いた液晶デ
ィスプレイ装置全体の構成を示す回路図、第５図及び第
６図は゛それぞれ上記第３図のＩＣの動作の一例を示す
タイミングチャート、第７図は上記第４図の液晶ディス
プレイ装置の表示動作の一例を示すタイミングチャート
、第８図は従来回路が用いられた液晶ディスプレイ装置
全体の構成を示す回路図、第９図及び第１０図はそれぞ
れは上記第８図装置で使用される従来回路のブロック図
、第１１図及び第１２図はそれぞれ第９図、第１０図回
路の一部を具体的に示す回路図である。 １０・・・クロック信号選択回路、４０・・・イネーブ
ル回路、５０・・・シフトレジスタ回路、６０・・・デ
ータラッチ回路、７０・・・レベル変換／出力回路、Ｓ
Ｒ・・・１ビツトシフトレジスタ、ＤＳ・・・データ選
択回路。

Claims (1)

【特許請求の範囲】
1. 入力データを表示信号に変換する液晶駆動用集積回路に
   おいて、それぞれ上記入力データを同期信号に同期して
   保持する多段接続された複数のデータ記憶手段と、上記
   各データ記憶手段の相互間に設けられ、１段前段のデー
   タ記憶手段の記憶データ及び複数段前段のデータ記憶手
   段の記憶データもしくは外部からの入力データのいずれ
   か一方を選択して次段のデータ記憶手段に入力データと
   して出力する第１の選択手段と、上記各データ記憶手段
   においてそれぞれの記憶データを１ビット単位でシフト
   させるための第１のクロック信号及びそれぞれの記憶デ
   ータを複数ビット単位でシフトさせるための第２のクロ
   ック信号のいずれか一方を選択して上記各データ記憶手
   段に上記周期信号として出力する第２の選択手段とを具
   備したことを特徴とする液晶駆動用集積回路。