JPS622307A - 診断装置 - Google Patents
診断装置Info
- Publication number
- JPS622307A JPS622307A JP60140441A JP14044185A JPS622307A JP S622307 A JPS622307 A JP S622307A JP 60140441 A JP60140441 A JP 60140441A JP 14044185 A JP14044185 A JP 14044185A JP S622307 A JPS622307 A JP S622307A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- solenoid
- output
- back electromotive
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing And Monitoring For Control Systems (AREA)
- Combined Controls Of Internal Combustion Engines (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、車両等の各種制御システムで使用されている
電磁ソレノイド及びその制御系の故障を診断するため、
ソレノイド駆動信号を記憶するようにした診断装置に関
する。
電磁ソレノイド及びその制御系の故障を診断するため、
ソレノイド駆動信号を記憶するようにした診断装置に関
する。
(従来技術)
従来、車両用制御システムの動作状態、例えば燃料噴射
弁を駆動する電磁ソレノイドの動作状態を監視してシス
テム異常を診断するために使用する信号記憶装置として
は、例えば電磁ソレノイドの駆動信号をA/D変換して
そのままメモリに記憶し、記憶データを再生することで
故障原因を追及できるようにした診断装置が考えられて
いる(特願昭54−130846号等)。
弁を駆動する電磁ソレノイドの動作状態を監視してシス
テム異常を診断するために使用する信号記憶装置として
は、例えば電磁ソレノイドの駆動信号をA/D変換して
そのままメモリに記憶し、記憶データを再生することで
故障原因を追及できるようにした診断装置が考えられて
いる(特願昭54−130846号等)。
第3図はこのような従来の診断装置の概略を示したもの
で、制御システムとしてセンサ1、制御回路2、アクチ
ュエータとしての電磁ソレノイド3及びコネクタ4,5
を備え、制御回路2からの駆動信号を信号線8によって
記憶回路7に入力し、書込指令回路6によって所定のタ
イミングで時系列的に記憶回路7に書込んで記憶させ、
後に記憶回路7の記憶内容を再生することで電磁ソレノ
イド3に動作異常が起きたときの故障診断ができるよう
にしている。
で、制御システムとしてセンサ1、制御回路2、アクチ
ュエータとしての電磁ソレノイド3及びコネクタ4,5
を備え、制御回路2からの駆動信号を信号線8によって
記憶回路7に入力し、書込指令回路6によって所定のタ
イミングで時系列的に記憶回路7に書込んで記憶させ、
後に記憶回路7の記憶内容を再生することで電磁ソレノ
イド3に動作異常が起きたときの故障診断ができるよう
にしている。
しかし、実際問題として記憶回路7の記憶容量には限度
があるため、第4図に示すようなタイマ10aを備えた
回路を使用し、所定のタイミングでタイマ10aを起動
し、タイマ10aで定まる一定期間のデータのみを記憶
するようにしている。
があるため、第4図に示すようなタイマ10aを備えた
回路を使用し、所定のタイミングでタイマ10aを起動
し、タイマ10aで定まる一定期間のデータのみを記憶
するようにしている。
例えば、エンジン始動スイッチ11aのオンでタイマ1
0aを起動し、T時間に亘って得られるタイマ出力をア
ンドゲート12aに与え、アンドゲート12aから発振
器13aによる書込クロック14aを一定時間出力して
記憶回路7にデータを書込むようにしている。
0aを起動し、T時間に亘って得られるタイマ出力をア
ンドゲート12aに与え、アンドゲート12aから発振
器13aによる書込クロック14aを一定時間出力して
記憶回路7にデータを書込むようにしている。
(発明が解決しようとする問題点)
しかしながら、一定時間の間だけ故障診断のためのデー
タ記憶を行なう装置にあっても次の問題があった。
タ記憶を行なう装置にあっても次の問題があった。
まず、電磁ソレノイドの動作異常を正確に捕えるために
は、例えば電磁弁をデユーティ制御しているソレノイド
駆動信号のオン、オフ周期で定まる早いタイミングでサ
ンプリングして記憶データを書込む必要があり、例えば
電磁ソレノイドのオン、オフ周期を100m5とすると
、サンプリングレートは1mS以下の極めて高速のタイ
ミングとなるため、時系列データとして所定期間にわた
り記憶させるには記憶容量が膨大になる。
は、例えば電磁弁をデユーティ制御しているソレノイド
駆動信号のオン、オフ周期で定まる早いタイミングでサ
ンプリングして記憶データを書込む必要があり、例えば
電磁ソレノイドのオン、オフ周期を100m5とすると
、サンプリングレートは1mS以下の極めて高速のタイ
ミングとなるため、時系列データとして所定期間にわた
り記憶させるには記憶容量が膨大になる。
また、所定期間のみデータ記憶を行なっても、その期間
に箕常が発生するとは限らず、結局故障診断のための記
憶データが常に得られるとは限らない。
に箕常が発生するとは限らず、結局故障診断のための記
憶データが常に得られるとは限らない。
一方、電磁ソレノイドの自体の故障診断のためには、ソ
レノイド駆動信号のオン、オフ周期のみならず、ソレノ
イドオフ時に発生する逆起電圧の大きさも知る必要があ
り、そのため例えば0.1msのサンプリングレートで
得たデータは逆起電圧のレベルを知るために例えば8ビ
ットのデジタル信号に変換して記憶する必要があり、記
憶データのビット数が増えることで更に記憶回路の記憶
容量が増加し、コスト的にも高価になるという問題があ
った。
レノイド駆動信号のオン、オフ周期のみならず、ソレノ
イドオフ時に発生する逆起電圧の大きさも知る必要があ
り、そのため例えば0.1msのサンプリングレートで
得たデータは逆起電圧のレベルを知るために例えば8ビ
ットのデジタル信号に変換して記憶する必要があり、記
憶データのビット数が増えることで更に記憶回路の記憶
容量が増加し、コスト的にも高価になるという問題があ
った。
(問題点を解決するための手段)
本発明は、このような問題点に鑑みてなされたもので、
電磁ソレノイドのオン、オフ駆動信号およびソレノイド
オフ時に発生する逆起電圧の大きざを記憶容量を増加す
ることなく記憶できるようにしたコスト的に安価な診断
装置を提供することを目的とする。
電磁ソレノイドのオン、オフ駆動信号およびソレノイド
オフ時に発生する逆起電圧の大きざを記憶容量を増加す
ることなく記憶できるようにしたコスト的に安価な診断
装置を提供することを目的とする。
この目的を達成するため本発明におっては、ソレノイド
駆動信号に含まれる逆起電圧成分を除去する波形整形を
施してソレノイドオン、オフ信号に同期したデジタル信
号を取出し、一方、逆起電圧を予め設定した上下限と比
較して3段階(上限以上、上下限の間、下限以下)のい
ずれのレベルにあるかを示す2ビットのレベル情報を前
記デジタル信号に同期して出力して記憶回路に書込み、
この記憶データからオンオフデユーティ、逆起電圧のレ
ベル等が分るようにしたものである。
駆動信号に含まれる逆起電圧成分を除去する波形整形を
施してソレノイドオン、オフ信号に同期したデジタル信
号を取出し、一方、逆起電圧を予め設定した上下限と比
較して3段階(上限以上、上下限の間、下限以下)のい
ずれのレベルにあるかを示す2ビットのレベル情報を前
記デジタル信号に同期して出力して記憶回路に書込み、
この記憶データからオンオフデユーティ、逆起電圧のレ
ベル等が分るようにしたものである。
(実施例)
第1図は本発明の一実施例を示した回路ブロック図であ
る。
る。
まず構成を説明すると、11は記憶回路に書込まれるソ
レノイド駆動信号(A>が与えられる入力端子でおり、
このソレノイド駆動信号には電磁ソレノイドをデユーテ
ィ制御するためのオン、オフ信号及びソレノイドオフで
発生した逆起電圧が重畳した第2図(A>に示す信号波
形をもっている。
レノイド駆動信号(A>が与えられる入力端子でおり、
このソレノイド駆動信号には電磁ソレノイドをデユーテ
ィ制御するためのオン、オフ信号及びソレノイドオフで
発生した逆起電圧が重畳した第2図(A>に示す信号波
形をもっている。
10は波形整形回路であり、入力端子11がらのソレノ
イド駆動信号に含まれる逆起電圧成分を除去してソレノ
イドオン、オフに同期したデジタル信号を出力する。1
2は波形整形回路10の出力を反転するインバータであ
り、インバータ12の出ツクはRSフリップフロップ1
5のリセット人力Rとなる。
イド駆動信号に含まれる逆起電圧成分を除去してソレノ
イドオン、オフに同期したデジタル信号を出力する。1
2は波形整形回路10の出力を反転するインバータであ
り、インバータ12の出ツクはRSフリップフロップ1
5のリセット人力Rとなる。
一方、ソレノイド駆動信号(A>に含まれる逆起電圧の
大きざを比較判断するため、コンパレータ13.14が
設けられる。コンパレータ13のマイナス入力にはソレ
ノイドが正常な時の逆起電圧の上限を与える基準電圧V
ref1が設定され、またコンパレータ14のマイナス
入力にはソレノイドが正常な時の逆起電圧の下限を与え
る基準電圧yr’er2が設定されている。即ち、コン
パレータ13,14は上限■ref1と下限Vref2
を閾値としたウィンドコンパレータを構成し、逆起電圧
が上下限の範囲内におる時、コンパレータ13゜14の
出力は(1,1)、上限を越えると(0゜1)、更に下
限以下となると(1,O)となる。
大きざを比較判断するため、コンパレータ13.14が
設けられる。コンパレータ13のマイナス入力にはソレ
ノイドが正常な時の逆起電圧の上限を与える基準電圧V
ref1が設定され、またコンパレータ14のマイナス
入力にはソレノイドが正常な時の逆起電圧の下限を与え
る基準電圧yr’er2が設定されている。即ち、コン
パレータ13,14は上限■ref1と下限Vref2
を閾値としたウィンドコンパレータを構成し、逆起電圧
が上下限の範囲内におる時、コンパレータ13゜14の
出力は(1,1)、上限を越えると(0゜1)、更に下
限以下となると(1,O)となる。
このコンパレータ13,14の出力は、それぞれRSフ
リップフロップ15.16のセット人力Sとなる。
リップフロップ15.16のセット人力Sとなる。
RSフリップフロップ15のQ出力はEX−OR17の
一方の入力に与えられ、他方の入力には波形整形回路1
0の出力が与えられている。
一方の入力に与えられ、他方の入力には波形整形回路1
0の出力が与えられている。
このRSフリップフロップ15.16及びEX−OR1
7で成る回路部は、コンパレータ13゜14の比較判別
で得られた逆起電圧のレベルを示す2ビットのレベル情
報を波形整形回路10からのソレノイドオン、オフの周
期を表わすデジタル信号のタイミングに同期して出力す
ることで、図示しないデータ書込回路によって記憶回路
に書込ませる信号処理手段としての回路機能を有する。
7で成る回路部は、コンパレータ13゜14の比較判別
で得られた逆起電圧のレベルを示す2ビットのレベル情
報を波形整形回路10からのソレノイドオン、オフの周
期を表わすデジタル信号のタイミングに同期して出力す
ることで、図示しないデータ書込回路によって記憶回路
に書込ませる信号処理手段としての回路機能を有する。
次に第1図の実施例における各部の信号波形を示した第
2図のタイミングチャートを参照して回路動作を説明す
る。
2図のタイミングチャートを参照して回路動作を説明す
る。
まず入力端子11に対するソレノイド駆動信号は、第2
図(A>に示すように所定のオン、オフ周期を持ち、且
つオフとなるタイミングでソレノイドに発生した逆起電
圧が重畳されている。
図(A>に示すように所定のオン、オフ周期を持ち、且
つオフとなるタイミングでソレノイドに発生した逆起電
圧が重畳されている。
このソレノイド駆動信号(A>は、波形整形回路10で
逆起電圧成分が取除かれ、ソレノイドのオン、オフを示
す「0,1」のデジタル信号に変換される。この波形整
形回路10の出力は、インバータ12で反転され、出力
(C)となる信号波形を得る。
逆起電圧成分が取除かれ、ソレノイドのオン、オフを示
す「0,1」のデジタル信号に変換される。この波形整
形回路10の出力は、インバータ12で反転され、出力
(C)となる信号波形を得る。
一方、ソレノイド駆動信@(A)は、コンパレータ13
,14のそれぞれで上限Vref1及び下限Vref2
と比較されており、例えば時刻t1のタイミングでは上
下限の範囲内にあることから、コンパレータ13の出力
は「O」、コンパレータ14の出力は「1」となる。ま
た時刻t2のタイミングでは、下限Vref2以下にあ
ることからコンパレータ13,14の出力は共にrOJ
となる。
,14のそれぞれで上限Vref1及び下限Vref2
と比較されており、例えば時刻t1のタイミングでは上
下限の範囲内にあることから、コンパレータ13の出力
は「O」、コンパレータ14の出力は「1」となる。ま
た時刻t2のタイミングでは、下限Vref2以下にあ
ることからコンパレータ13,14の出力は共にrOJ
となる。
更に時刻t3のタイミングでは上限Vref1を越えて
いることから、コンパレータ13,14の出力は共に「
1」となる。
いることから、コンパレータ13,14の出力は共に「
1」となる。
RSフリップフロップ15.16はコンパレータ13,
14の出力「1」によりセットされ、引続いて得られる
インバータ12の出力(C)の立上りでリセットされ、
その結果、RSクリップフロップ15の出力Qは第2図
(F)に示す信号波形となる。またRSフリップフロッ
プ16のQ出力は、第2図(H)に示す信号波形となる
。
14の出力「1」によりセットされ、引続いて得られる
インバータ12の出力(C)の立上りでリセットされ、
その結果、RSクリップフロップ15の出力Qは第2図
(F)に示す信号波形となる。またRSフリップフロッ
プ16のQ出力は、第2図(H)に示す信号波形となる
。
更にRSフリップフロップ15のQ出力は、波形整形回
路10の出力(B)と共にEX−OR17に入力され、
この出力(E)は第2図(G)に示すようになる。ここ
で最終出力となるEX−OR17の出力(G)と、RS
フリップフロップ16のQ出力(H)を見ると次表−1
のようになる。
路10の出力(B)と共にEX−OR17に入力され、
この出力(E)は第2図(G)に示すようになる。ここ
で最終出力となるEX−OR17の出力(G)と、RS
フリップフロップ16のQ出力(H)を見ると次表−1
のようになる。
即ち、逆起電圧が上下限の範囲内となる正常時には、出
力(G)、(H)は(1,1>であり、上限を越えた時
には(0,1)となり、更に下限以下では(1’、O)
となる。更に記憶回路に書込む最終的な出力信号(G)
、(H)を第1図に点線で示すようにオアゲート18で
論理和(I)を取出すと、第2図(1)に示すように、
この信号波形は、波形整形回路1Qで逆起電圧成分を取
除いたソレノイドオン、オフに同期したデジタル信号に
一致してあり、従って、信号出力(G)。
力(G)、(H)は(1,1>であり、上限を越えた時
には(0,1)となり、更に下限以下では(1’、O)
となる。更に記憶回路に書込む最終的な出力信号(G)
、(H)を第1図に点線で示すようにオアゲート18で
論理和(I)を取出すと、第2図(1)に示すように、
この信号波形は、波形整形回路1Qで逆起電圧成分を取
除いたソレノイドオン、オフに同期したデジタル信号に
一致してあり、従って、信号出力(G)。
(H)を記憶回路に記憶し、再生時に両者の論理和を取
出せばソレノイドオン、オフ信号の各周期を知ることが
できる。勿論、逆起電圧の範囲が正常範囲、即ち上下限
の範囲内にあれば制御出力(G)または(H)のいずれ
かによってもオン、オフ周期を知ることができる。
出せばソレノイドオン、オフ信号の各周期を知ることが
できる。勿論、逆起電圧の範囲が正常範囲、即ち上下限
の範囲内にあれば制御出力(G)または(H)のいずれ
かによってもオン、オフ周期を知ることができる。
次に第1図の実施例で得られるオン、オフパルス幅及び
逆起電圧のレベル情報を含む2ビットのデジタル情報の
記憶回路への書込みを説明する。
逆起電圧のレベル情報を含む2ビットのデジタル情報の
記憶回路への書込みを説明する。
まず、データ書込みに必要な信号のビット数は2ビット
であり、また電磁ソレノイドのオン、オフ周期を例えば
100m5とした場合、デユーティ比を%オーダでチェ
ックするために書込みのサンプリングレートを1mSに
設定すれば良い。その結果、1秒間当りのデータ書込み
に必要なメモリ容量は (1sec 10.001 sec ) x 2bit
=2000bit となる。一方、ソレノイド駆動信号を本発明のようにデ
ータ処理せず、A/D変換した後にそのまま記憶する場
合には、極く短時間の逆起電圧の発生時間を考慮すると
、0.1m5ec程度のサンプリングレートを要し、記
憶データのビット数も逆起電圧のレベルを表わす必要が
あるため、例えば8ビット必要となる。従って、同じく
1秒間のデータ記憶のためのメモリ容量は、 (1sec 10.0OO1sec )x8bit=8
0000bit となり、本発明に比べ40倍ものメモリ容量を必要とす
る。このことから本発明の信号記憶による記憶容量の低
減が著しいことが裏付けられる。
であり、また電磁ソレノイドのオン、オフ周期を例えば
100m5とした場合、デユーティ比を%オーダでチェ
ックするために書込みのサンプリングレートを1mSに
設定すれば良い。その結果、1秒間当りのデータ書込み
に必要なメモリ容量は (1sec 10.001 sec ) x 2bit
=2000bit となる。一方、ソレノイド駆動信号を本発明のようにデ
ータ処理せず、A/D変換した後にそのまま記憶する場
合には、極く短時間の逆起電圧の発生時間を考慮すると
、0.1m5ec程度のサンプリングレートを要し、記
憶データのビット数も逆起電圧のレベルを表わす必要が
あるため、例えば8ビット必要となる。従って、同じく
1秒間のデータ記憶のためのメモリ容量は、 (1sec 10.0OO1sec )x8bit=8
0000bit となり、本発明に比べ40倍ものメモリ容量を必要とす
る。このことから本発明の信号記憶による記憶容量の低
減が著しいことが裏付けられる。
尚、上記の実施例は燃料噴射や適宜の流体制御で所定の
流量に電磁弁開度を保つデユーティ制御のためのソレノ
イド駆動電圧についてのデータ記憶を例にとるものであ
ったが、本発明はこれに限定されず、電磁ソレノイドを
オン、オフ駆動する駆動信号であれば、適宜の信号波形
についてそのまま適用することができる。
流量に電磁弁開度を保つデユーティ制御のためのソレノ
イド駆動電圧についてのデータ記憶を例にとるものであ
ったが、本発明はこれに限定されず、電磁ソレノイドを
オン、オフ駆動する駆動信号であれば、適宜の信号波形
についてそのまま適用することができる。
(発明の効果)
以上説明してきたように本発明によれば、電磁ソレノイ
ドのオン、オフ駆動信号及び駆動信号に含まれるソレノ
イドオフ時に発生した逆起電圧を記憶回路に記憶する診
断装置において、ソレノイド駆動信号に含まれる逆起電
圧成分を除去する波形整形を施して、ソレノイドオン、
オフ信号に同期したデジタル信号を取出し、一方、逆起
電圧を予め定めた上下限と比較して3段階(上限以上、
上下限の間、下限以下)のいずれかのレベルにあるか否
かを示す2ビットのレベル情報を前記デジタル信号に同
期して出力して記憶回路に書込むようにしたため、ソレ
ノイド駆動信号を単にA/D変換して、そのまま記憶す
る従来装置に比べ、データビット数が少ないことから、
情報内容を損うことなく記憶容量を著しく低減すること
ができる。
ドのオン、オフ駆動信号及び駆動信号に含まれるソレノ
イドオフ時に発生した逆起電圧を記憶回路に記憶する診
断装置において、ソレノイド駆動信号に含まれる逆起電
圧成分を除去する波形整形を施して、ソレノイドオン、
オフ信号に同期したデジタル信号を取出し、一方、逆起
電圧を予め定めた上下限と比較して3段階(上限以上、
上下限の間、下限以下)のいずれかのレベルにあるか否
かを示す2ビットのレベル情報を前記デジタル信号に同
期して出力して記憶回路に書込むようにしたため、ソレ
ノイド駆動信号を単にA/D変換して、そのまま記憶す
る従来装置に比べ、データビット数が少ないことから、
情報内容を損うことなく記憶容量を著しく低減すること
ができる。
また、単一の信号に付き2ビットのデータ、即ち2系統
のデータに変換して記憶するため、データ記憶の回路処
理にあける冗長性を向上させることができる。例えば2
ビットの書込みデータの内、いずれか一方が書込みエラ
ーを起こしても、他方の正しい書込みを行なわれたデー
タから原信号を再現することが可能となる。
のデータに変換して記憶するため、データ記憶の回路処
理にあける冗長性を向上させることができる。例えば2
ビットの書込みデータの内、いずれか一方が書込みエラ
ーを起こしても、他方の正しい書込みを行なわれたデー
タから原信号を再現することが可能となる。
更にデータ書込みの段階でパルス幅及び逆起電圧の適否
に付き異常判断のデータ処理が施されているため、デー
タ再生時における異常診断を迅速且つ効率良く行なうこ
とができる。
に付き異常判断のデータ処理が施されているため、デー
タ再生時における異常診断を迅速且つ効率良く行なうこ
とができる。
第1図は本発明の一実施例を示した回路ブロック図、第
2図は第1図の実施例における各部の信号波形を示した
タイミングチャート、第3,4図は従来例を示したブロ
ック図でおる。 1:センサ 2:制御回路 3:アクチュエータ 4.5:コネクタ 10:波形整形回路 11:入力端子 12:インバータ 13.14:コンパレータ 15.16:RSフリップフロップ 17 : EX−OR(排他論理和) 特許出願人 日産自動車株式会社 ooooooo 。
2図は第1図の実施例における各部の信号波形を示した
タイミングチャート、第3,4図は従来例を示したブロ
ック図でおる。 1:センサ 2:制御回路 3:アクチュエータ 4.5:コネクタ 10:波形整形回路 11:入力端子 12:インバータ 13.14:コンパレータ 15.16:RSフリップフロップ 17 : EX−OR(排他論理和) 特許出願人 日産自動車株式会社 ooooooo 。
Claims (1)
- 【特許請求の範囲】 電磁ソレノイドのオン、オフ駆動信号及び該駆動信号
に含まれるソレノイドのオフ時における逆起電圧を記憶
回路に記録することにより電磁ソレノイド及びその制御
系の故障を診断する装置に於いて、 前記ソレノイド駆動信号に含まれる逆起電圧成分を除去
しソレノイドのオン、オフ信号に同期したデジタル信号
を出力する波形整形手段と、前記逆起電圧を予め定めた
上下限と比較し、上限以上、上下限の範囲内または下限
以下のいずれかを表わす2ビットのレベル情報を出力す
るレベル比較手段と、 前記波形整形手段のデジタル信号に同期したタイミング
で前記レベル比較手段からの2ビットのレベル情報を前
記記憶回路に出力する信号処理手段とを備えたことを特
徴とする診断装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60140441A JPS622307A (ja) | 1985-06-28 | 1985-06-28 | 診断装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60140441A JPS622307A (ja) | 1985-06-28 | 1985-06-28 | 診断装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS622307A true JPS622307A (ja) | 1987-01-08 |
Family
ID=15268714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60140441A Pending JPS622307A (ja) | 1985-06-28 | 1985-06-28 | 診断装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS622307A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021026096A (ja) * | 2019-08-02 | 2021-02-22 | 一般社団法人日本自動車整備振興会連合会 | 燃料噴射駆動信号発生装置、クランク角センサ信号発生装置、o2センサ信号発生装置、およびエンジン制御システムシミュレータ |
-
1985
- 1985-06-28 JP JP60140441A patent/JPS622307A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021026096A (ja) * | 2019-08-02 | 2021-02-22 | 一般社団法人日本自動車整備振興会連合会 | 燃料噴射駆動信号発生装置、クランク角センサ信号発生装置、o2センサ信号発生装置、およびエンジン制御システムシミュレータ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0772707B2 (ja) | 信号記憶装置 | |
| JPS622307A (ja) | 診断装置 | |
| JP2820016B2 (ja) | 電子回路 | |
| US6621269B2 (en) | System for monitoring solenoid flyback voltage spike | |
| JPH1166701A (ja) | 磁気記録装置及び磁気記録装置をコンピュータにより制御するプログラムを記録した記録媒体 | |
| JP3680118B2 (ja) | 磁気記録装置 | |
| JPH0664858B2 (ja) | 読取回路の診断方式 | |
| JPS5975717A (ja) | Ad変換器の診断装置 | |
| US4688107A (en) | Information recording and regenerating system | |
| CN1281224A (zh) | 数字数据的去除噪声装置以及数据存储器 | |
| SU1056193A1 (ru) | Устройство дл управлени восстановлением микропрограмм при сбо х | |
| JP2001086763A (ja) | 電力変換器の故障モニタ装置 | |
| JPS583111A (ja) | 磁気記録装置の診断方法 | |
| SU1660050A1 (ru) | Устройство контроля информации, хранимой на носителе магнитной записи | |
| JP2598202B2 (ja) | フロッピーディスクドライブコントローラの制御装置及びこれを備えたフロッピーディスクドライブ | |
| SU1462415A1 (ru) | Устройство дл контрол информации цифрового аппарата магнитной записи | |
| SU744737A1 (ru) | Устройство дл контрол пам ти | |
| JPH02282906A (ja) | 磁気ディスクのデータ書き込み回路 | |
| JPS59116867A (ja) | 磁気デイスク装置 | |
| JPH0746484B2 (ja) | エラ−修正回路の診断方式 | |
| JPS5884389A (ja) | 電気回路を有する装置の異常検出装置 | |
| JPH03222106A (ja) | 磁気記録用書込みデータ監視装置 | |
| JPS6029975A (ja) | 磁気ディスク制御装置 | |
| JPH02148468A (ja) | 磁気ディスク装置 | |
| JPH04245557A (ja) | キャッシュメモリ制御方法 |