JPS6223921B2

JPS6223921B2 -

Info

Publication number: JPS6223921B2
Application number: JP5007581A
Authority: JP
Inventors: Masayuki Iwamatsu
Original assignee: Nippon Gakki Co Ltd
Current assignee: Nippon Gakki Co Ltd
Priority date: 1981-04-03
Filing date: 1981-04-03
Publication date: 1987-05-26
Also published as: JPS57164605A

Description

【発明の詳細な説明】

この発明は、増幅回路内部で発生された歪を検
出し、この検出出力を増幅回路の入力信号に加え
合わせることにより歪を打ち消すようにした増幅
器に関する。一般に固定バイアス動作を行なうＢ級の増幅器
等においては、歪のない出力信号を得ようとする
と入力信号が歪んでしまうという問題がある。例
えば第１図に示す増幅器は、バイアス電源１と２
とにより各々バイアスされたトランジスタ３
（NPNトランジスタ）とトランジスタ４（PNPト
ランジスタ）と、それらの各エミツタ抵抗５，６
（値は共にｒ_e）とを有してなるＢ級相補型プツシ
ユプル構成の増幅回路７からなるものであるが、
この増幅器において、トランジスタ３，４のエミ
ツタ電流Ｉ_E（あるいはコレクタ電流Ｉ_C）とそれ
らのベースエミツタ間電圧Ｖ_BEとの間には第２図
に曲線Ａ，Ｂで示すような指数関数特性がある。
この第２図において、曲線Ａはトランジスタ３の
ベースエミツタ間電圧Ｖ_BENとエミツタ電流Ｉ_E1
との関係を示し、また曲線Ｂはトランジスタ４の
ベースエミツタ間電圧Ｖ_BEPとエミツタ電流Ｉ_E2
との関係を示している。そしてこの第１図に示す
増幅器において、負荷接続端子８から歪のない出
力電流Ｉ_pすなわち第２図に直線Ｃで示すような
出力電流Ｉ_pを取り出そうとすると、出力電流Ｉ_p
が△Ｉ_p変化した時のベースエミツタ間電圧Ｖ_BE
_N，Ｖ_BEPの変化量を各々△Ｖ_BEN，△Ｖ_BEPとすれ
ば、信号入力端子９に印加される入力信号１０の
電圧ｅ_i（駆動電圧）は△Ｖ_BEN−△Ｖ_BEPだけ歪
むことになる。またこの時トランジスタ３，４の
各エミツタ抵抗５，６の両端に発生する電圧ｒ
_e・Ｉ_E1，ｒ_e・Ｉ_E2も各々歪むことになるから、
出力電流Ｉ_pが△Ｉ_p変化した時の電圧ｒ_e・Ｉ_E1
とｒ_e・Ｉ_E2の変化量を各々△ｒ_e・Ｉ_E1，△ｒ_e・
Ｉ_E2とし、トランジスタ３，４の各電流増幅率ｈ
_FEがリニアであるとした場合、入力信号１０の電
流Ｉ_i（駆動電流）も△ｒ_ｅ・Ｉ_Ｅ１／ｈ_ＦＥ，△ｒ_ｅ
・Ｉ_Ｅ２／ｈ_ＦＥに応じて歪むことになる。ところで上述した駆動電圧ｅ_iと駆動電流Ｉ_iの
各歪のうち、駆動電流Ｉ_iの歪（電流歪）は、ト
ランジスタ３，４を、ダーリントン接続された複
数のトランジスタに各々置き換えることによりあ
る程度減少させることができるが、駆動電圧ｅ_i
の歪（電圧歪）は歪発生個所において並列容量へ
の充放電電流を必要とするため、この充放電電流
が再び駆動電流Ｉ_iの歪を発生させてしまう。例
えば、第３図は第１図に示した増幅器において、
トランジスタ３をダーリントン接続された３個の
トランジスタ３ａ〜３ｃに置き換えた場合の要部
を示すものであるが（エミツタ抵抗５は省略して
ある）、この図においてトランジスタ３ａのベー
スと接地点との間に形成される並列容量１１の値
を47PF、負荷接続端子８と接地点との間に介挿
された負荷抵抗１２の値を８Ω、トランジスタ３
ａ〜３ｃの電流増幅率ｈ_FEを各々「100」とした
場合、負荷抵抗１２に100KHz、ピーク値10Aの
出力電流Ｉ_pを供給するに要するトランジスタ３
ａのベース電流Ibのピーク値は、Ｉ_b＝１０／１００^３(A)＝10（μＡ） ……(1) となる。一方、この時トランジスタ３ａのベース
とトランジスタ３ｃのエミツタとの間に発生する
電圧歪Ｖ_Dを1Vとすれば、この電圧歪1Vに相当す
る容量１１への充電電流Ｉ_dは、Ｉ_d＝１／（２π×４７×１０^−１２×１００×１０
）^−１(A) ＝29.5（μＡ） ……(2) となり、上記(1)式と(2)式とから充電電流Ｉ_dの方
がベース電流Ｉ_bより大であることが解る。した
がつて、この種の増幅器において歪を減少させよ
うとする場合は、単にトランジスタのダーリント
ン接続を増加させるよりも、まず電圧歪を除去す
ることが重要であり、電圧歪を除去した上でその
前段において電流歪を減少させ、これにより電圧
歪、電流歪共に減少させるようにすることが望ま
しい。一方、歪を減少させる方法としては負帰還を利
用する方法があるが、負帰還により得られる歪の
改善量は、周波数特性を有しゲイン交点周波数
（カツトオフ周波数）まで漸減する。また負帰還
により歪を低減しようとすると、歪発生個所の如
何に関係なく増幅器内の全ての部分に歪を打ち消
すための信号が通過するため、この信号と増幅す
べき本来の信号とにより混変調歪が発生されてし
まうという問題がある。また負帰還を利用する
と、歪成分だけでなく信号レベル自体が帰還され
るため、裸ゲイン（帰還を施さない場合のゲイ
ン）の周波数特性あるいは位相特性によつて増幅
作用の安定度が左右されることになり、更にこれ
により帰還量あるいは帰還周波数帯域も制限され
ることになるから、歪改善量にも自ずと限界があ
る。したがつて歪を減少させようとする場合は、
発生される歪だけを検出し、この検出された歪を
使用して歪を打ち消すようにすることが望まし
い。この発明は以上のような事情に鑑みてなされた
ものであり、その目的とするところは、増幅回路
における信号から同増幅回路内において発生され
る歪だけを検出し、この検出された歪だけを用い
て歪を打ち消すようにした増幅器を提供すること
にある。この目的を達成させるために、この発明
による増幅器は、増幅回路と、負荷抵抗が接続さ
れる負荷接続端子と、この負荷接続端子と前記増
幅回路の出力端との間に直列に介挿された出力電
流検出用の第１の抵抗と、前記増幅回路の入力端
と前記負荷接続端子との間に順次直列に介挿され
た電圧分圧用の第２、第３の抵抗と、前記増幅回
路の出力端電圧と前記第２、第３の抵抗の中間接
続点電圧との差電圧を増幅する演算回路と、信号
入力端子と前記増幅回路の入力端との間に介挿さ
れた加算回路とを具備してなり、前記増幅回路の
線形電圧増幅率の逆数をαとしたとき、前記第２
の抵抗を第３の抵抗のα倍とし、前記演算回路の
電圧増幅率を（１＋α）として、前記加算回路に
より前記信号入力端子を介して供給される入力信
号と前記演算回路の出力とを加算して前記増幅回
路の入力端に供給するように構成している。以下、この発明の実施例を図面を参照して説明
する。まず、この発明の動作原理から説明する。第４
図は、この発明による増幅器の動作原理を説明す
るための回路図であり、この図において、第１図
の各部に対応する部分には同一の符号を付してそ
の説明を省略する。なおこの場合、説明を簡単に
するためにシングル型の増幅回路を用いて説明を
行なう。第４図において、１３は電圧加算回路、
１４は増幅回路７におけるトランジスタ３のベー
スエミツタ間電圧Ｖ_BEを検出し、この検出値をＫ
倍に増幅して出力する歪検出−演算部であり、電
圧加算回路１３は、信号入力端子９を介して供給
される入力信号１０の駆動電圧ｅ_iと、歪検出−
演算部１４が出力する電圧（電圧ｅ_s）とを加算
し、この加算結果（ｅ_i＋ｅ_s）を前記トランジス
タ３のベースに供給するように構成されている。以上の構成において、負荷抵抗１２の値をＲ
_L、負荷抵抗１２の両端の電圧をｅ_pとした場合、
駆動電圧ｅ_iと、電圧ｅ_sと、ベースエミツタ間電
圧Ｖ_BEと、電圧ｅ_pとの関係は、ｅ_i＋ｅ_s＝Ｖ_BE＋ｅ_p ……(3) となる。ここで、トランジスタ３の相互コンダク
タンスをｇ_nとすれば、ベースエミツタ間電圧Ｖ_B
_Eは、Ｖ_BE＝１／ｇ_ｎ・ｅ_ｐ／Ｒ_Ｌ ……(4) と表わすことができ、またこの場合、電圧ｅ_s
は、ｅ_s＝Ｋ・Ｖ_BE＝Ｋ／ｇ_ｎ・ｅ_ｐ／Ｒ_Ｌ ……(5) となるから、これら(4)式、(5)式を前記(3)式に代入
すると、(3)式は、ｅ_i＝ｅ_p（１＋１／ｇ_ｎ・Ｒ_Ｌ−Ｋ／ｇ_ｎ・Ｒ_Ｌ）…
…(6) となる。したがつて、第４図に示す増幅器の伝達
特性Ａ_vは、となり、この(7)式から明らかなように、この増幅
器によれば、値Ｋを“１”に設定すれば、伝達特
性Ａ_vは相互コンダクタンスｇ_nに無関係に、すな
わちベースエミツタ間電圧Ｖ_BEに無関係に“１”
になり、歪が全く発生されないことが解る。また
この場合、電圧加算回路１３においては電流の加
減算は行なわれないから、駆動電流Ｉ_iとエミツ
タ電流Ｉ_Eとの関係Ｉ_E＝ｈ_FE・Ｉ_iはこの増幅器
において、歪検出−演算部１４、電圧加算回路１
３が設けられない場合と同一である。なお、この
増幅器においては、前記(7)式から明らかなよう
に、値Ｋを“０”に設定すれば伝達特性Ａ_vが

【式】となり歪検出−演算部１４、電圧加算器１３が設けられない場合と同一の歪が発
生され、また値Ｋを“２”に設定すれば伝達特性
Ａ_vが

【式】となつて上記歪と等量逆位相の歪が発生されることが解る。このように、この第４図に示したような構成に
よれば、歪を完全に打ち消すことができる。ところで、上述した動作原理においては、ベー
スエミツタ間電圧Ｖ_BEがそのままＫ倍に増幅され
て駆動電圧ｅ_iに加算されるようにしたが、この
動作原理に基づいて歪を除去する場合は、実際に
はベースエミツタ間電圧Ｖ_BEから線形成分を除い
た歪成分だけを使用すれば充分であり、またその
方が増幅器の増幅作用が安定する。以下、上述したように、ベースエミツタ間電圧
Ｖ_BEのうちその歪成分だけを用いて歪を打ち消す
ようにしたこの発明の基本回路構成について説明
する。第５図は、この基本回路構成を示す回路図
である。この図において、増幅回路７を構成する
トランジスタ３のベース（増幅回路７の入力端）
と負荷接続端子８との間には抵抗１５（第１の歪
検出回路、値Ｒ_a）と抵抗１６（第２の歪検出回
路、値Ｒ_b）とが順次直列に介挿されている。ト
ランジスタ３のエミツタ（増幅回路７の出力端）
と負荷接続端子８との間には抵抗１７（出力電流
検出回路、値Ｒ_E）が介挿されている。また１８
は差動増幅器（演算回路）であり、この差動増幅
器１８は抵抗１５，１６の接続点とトランジスタ
３のエミツタとの間の電圧（この電圧をＶ_xとす
る）をＫ倍に増幅して出力するものである。そし
て電圧加算回路１３（加算回路）は、駆動電圧ｅ
_iと差動増幅器１８の出力とを加算してその加算
結果をトランジスタ３のベースに供給している。以上の構成において、抵抗１２，１５，１６，
１７の各抵抗値の関係はＲ_a，Ｒ_b≫Ｒ_E，Ｒ_Lであ
り、また、電圧Ｖ_xは以下のように表される。まず、電圧Ｖ_xは、トランジスタ３のエミツタ
電位と抵抗１５，１６の接続点電位との差電圧で
あるから、トランジスタ３のベースを基準にして
考えると、電圧Ｖ_xはトランジスタ３のベース・
エミツタ間電圧Ｖ_BEから抵抗１５の両端電圧を引
いた電圧となる。ここで、抵抗１５の両端電圧は、電圧負荷接続
端子８とトランジスタ３のベースとの間の電圧を
抵抗１５，１６で分圧した電圧である。そして、
トランジスタ３のベースからみた電圧負荷接続端
子８の電圧は、図から明らかなように（Ｖ_BE＋Ｉ_E・Ｒ_E）であるから、抵抗１５の両端
電圧は（Ｖ_BE＋Ｉ_E・Ｒ_E）・Ｒ_ａ／Ｒ_ａ＋Ｒ_ｂ……（８−１
）と表される。したがつて、電圧Ｖ_xはＶ_x＝Ｖ_BE−（Ｖ_BE＋Ｉ_E・Ｒ_E）・Ｒ_ａ／Ｒ_ａ＋Ｒ_ｂ…
…（８ −２）となり、上記（８−２）式を変形することによ
り、Ｖ_x＝Ｒ_ａ＋Ｒ_ｂ／Ｒ_ａ＋Ｒ_ｂ・Ｖ_BE−Ｒ_ａ・Ｖ_ＢＥ＋Ｒ_ａ・Ｉ_Ｅ・Ｒ_Ｅ／Ｒ_ａ＋Ｒ_ｂ＝Ｒ_ｂ／Ｒ_ａ＋Ｒ_ｂ・Ｖ_BE−Ｒ_ａ・Ｉ_Ｅ・Ｒ_Ｅ／Ｒ_ａ＋Ｒ_ｂ ……（８−３）となる。ここで、ベースエミツタ間電圧Ｖ_BEは、
第６図に示すように、エミツタ電流Ｉ_Eに応じて
直線的に変化する線形成分（直線Ｃで示すα・Ｒ
_E・Ｉ_E）と歪成分（曲線Ａで示すＶ_BEと直線Ｃで
示すα・Ｒ_E・Ｉ_Eとの差Ｖ_D）とにより、Ｖ_BE＝α・Ｒ_E・Ｉ_E＋Ｖ_D ……(9) と表わすことができるから、この(9)式を前記(8)式
に代入すれば、(8)式は、Ｖ_x＝Ｒ_ｂ／Ｒ_ａ＋Ｒ_ｂ（α・Ｒ_E・Ｉ_E＋Ｖ_D）−Ｒ_ａ・
Ｒ_Ｅ・Ｉ_Ｅ／Ｒ_ａ＋Ｒ_ｂ＝Ｒ_ｂ／Ｒ_ａ＋Ｒ_ｂＶ_D＋α・Ｒ_ｂ−Ｒ_ａ／Ｒ_ａ＋
Ｒ_ｂＲ_E・Ｉ_E……(10) となる。この(10)式において、値Ｒ_a・Ｒ_bをＲ_a＝
α・Ｒ_bとなるように各々設定すれば、(10)式は、Ｖ_x＝Ｒ_ｂ／Ｒ_ａ＋Ｒ_ｂＶ_D ……(11) となり、これより電圧Ｖ_xは歪成分（歪電圧）Ｖ_D
に完全に比例することが解る。一方この基本回路
構成において、駆動電圧ｅ_iと、ベースエミツタ
間電圧Ｖ_BEと、電圧Ｖ_xと、電圧ｅ_pとの間には、ｅ_i＋Ｋ・Ｖ_x＝Ｖ_BE＋Ｒ_E・Ｉ_E＋ｅ_p ………(12) なる関係がある。この(12)式に、(9)式、(11)式を代入
すると、(12)式は、ｅ_i＋Ｋ・Ｒ_ｂ／Ｒ_ａ＋Ｒ_ｂＶ_D＝Ｖ_D＋（１＋α）Ｒ_E・
Ｉ_E＋ｅ_p …（13）となる。この（13）式において、値ＫをＫ＝
Ｒ_ａ＋Ｒ_ｂ／Ｒ_ｂとおくと、（14）式は、ｅ_i＝（１＋α）Ｒ_E・Ｉ_E＋ｅ_p ……（14）となつて、これより駆動電圧ｅ_iと電圧ｅ_p（出力
電圧）とは完全に比例している、すなわち歪が打
ち消されたことが解る。このように、この第５図に示した基本回路構成
によれば、歪を完全に打ち消すことができる。次に上記基本回路構成に基づくこの発明の一実
施例を説明する。第７図は、この一実施例の構成を示す回路図で
ある。この図において、ダーリントン接続された
トランジスタ３ａ〜３ｃはバイアス電源１により
バイアスされて増幅回路７を構成している。第１
の歪検出回路１５はトランジスタ（NPNトラン
ジスタ）１５ａと抵抗１５ｂ（値Ｒ_a）とからな
り、トランジスタ１５ａのベースはトランジスタ
３ａのベース（増幅回路７の入力端）に接続さ
れ、トランジスタ１５ａのエミツタは抵抗１５ｂ
を介してトランジスタ３ｃのエミツタ（増幅回路
７の出力端）に接続されている。第２の歪検出回
路１６はトランジスタ（NPNトランジスタ）１
６ａと抵抗１６ｂ（値Ｒ_b）とからなり、トラン
ジスタ１６ａのベースはトランジスタ３ａのベー
スに接続され、トランジスタ１６ａのエミツタは
抵抗１６ｂを介して負荷接続端子８に接続されて
いる。演算回路１８は、トランジスタ（PNPトラ
ンジスタ）１８ａとダイオード１８ｂと抵抗１８
ｃ，１８ｄとからなり、トランジスタ１８ａのベ
ースはダイオード１８ｂのカソードに接続され、
トランジスタ１８ａのエミツタは抵抗１８ｃを介
して電源＋Ｖ_cに接続され、ダイオード１８ｂの
アノードは抵抗１８ｄを介して電源＋Ｖ_cに接続
されている。この場合、抵抗１８ｃと抵抗１８ｄ
は同一抵抗値を有し、トランジスタ１８ａ、抵抗
１８ｃとダイオード１８ｂ、抵抗１８ｄとはカレ
ントミラー回路を構成している。そしてトランジ
スタ１８ａのベースはトランジスタ１５ａのコレ
クタに接続され、トランジスタ１８ａのエミツタ
はトランジスタ１６ａのコレクタに接続されてい
る。抵抗１３（値Ｒ_s）は加算回路であり、この
抵抗１３の一端は信号入力端子９に接続され、そ
の他端はトランジスタ１８ａのコレクタに接続さ
れると共にバイアス電源１を介してトランジスタ
３ａのベースに接続されている。なお、１９は定
電流源であり、また２０は増幅回路７を駆動する
ドライブ段増幅回路である。以上の構成において、トランジスタ３ａのベー
スとトランジスタ３ｃのエミツタとの間の電圧を
Ｖ_BEとし、抵抗１５ｂ，１６ｂ，１７の各抵抗値
の関係をＲ_a，Ｒ_b≫Ｒ_Eとし、またトランジスタ
１５ａ，１６ａの各ベースエミツタ間電圧は小で
あるので無視すると、トランジスタ１５ａのコレ
クタ電流Ｉ_c1は、Ｉ_c1＝Ｖ_ＢＥ／Ｒ_ａ ……（15）となり、またトランジスタ１６ａのコレクタ電流
Ｉ_c2は、Ｉ_c2＝Ｖ_ＢＥ＋Ｒ_Ｅ・Ｉ_Ｅ／Ｒ_ｂ……（16）となる。またトランジスタ１８ａのコレクタ電流
Ｉ_sは、抵抗１８ｄ、ダイオード１８ｂと抵抗１
８ｃ、トランジスタ１８ａとがカレントミラー回
路であるから、Ｉ_s＝Ｉ_c1−Ｉ_c2 ……（17）であり、この（17）式に（15）式、（16）式を代
入すると、Ｉ_s＝Ｖ_ＢＥ／Ｒ_ａ−Ｖ_ＢＥ＋Ｒ_Ｅ・Ｉ_Ｅ／Ｒ_ｂ＝（１／Ｒ_ａ−１／Ｒ_ｂ）Ｖ_BE−Ｒ_Ｅ・Ｉ_Ｅ／Ｒ_ｂ………（18
）が得られる。ここで電圧Ｖ_BEを再び、Ｖ_BE＝α・Ｒ_E・Ｉ_E＋Ｖ_D ……（19）と置けば、前記（18）式は、Ｉ_s＝（１／Ｒ_ａ−１／Ｒ_ｂ）Ｖ_D ＋｛α（１／Ｒ_ａ−１／Ｒ_ｂ）−１／Ｒ_ｂ｝Ｒ_E
・Ｉ_E…… （20）となる。この（20）式において、抵抗値Ｒ_a，Ｒ_b
をα（１／Ｒ_ａ−１／Ｒ_ｂ）＝１／Ｒ_ｂとなるように各
々設定すれば、前記（20）式は、Ｉ_s＝（１／Ｒ_ａ−１／Ｒ_ｂ）Ｖ_D＝１／α・Ｒ_ｂＶ_D
……（21）となり、この（21）から電流Ｉ_sは電圧Ｖ_BEの歪
成分Ｖ_Dのみに比例することが解る。したがつ
て、抵抗１３の両端に発生する電圧ｅ_sは、ｅ_s＝Ｒ_s・Ｉ_s＝Ｒ_ｓ／α・Ｒ_ｂＶ_D……（22）となる。またこの実施例において、駆動電圧ｅ_i
と、電圧ｅ_sと、電圧Ｖ_BEと電圧ｅ_pとの関係は、ｅ_i＋ｅ_s＝Ｖ_BE＋Ｒ_E・Ｉ_E＋ｅ_p ……（23）であるから、この（23）式に（19）式と（22）式
とを代入すると、（23）式は、ｅ_i＋Ｒ_ｓ／α・Ｒ_ｂＶ_D＝Ｖ_D＋（１＋α）Ｒ_E・Ｉ_E＋
ｅ_p… …（24）となり、この（24）式からＲ_ｓ／α・Ｒ_ｂ＝１となるよ
うに抵抗値Ｒ_sを設定すれば、駆動電圧ｅ_iと出力電
圧ｅ_pとが完全に比例する、すなわち完全に歪が
打ち消されることが解る。このように、この実施例によれば、歪を完全に
打ち消すことが可能になる。次に、上記実施例を適用した、この発明の具体
的回路を説明する。第８図は、上述した実施例をプツシユプル増幅
器に適用した場合のこの発明の具体的回路構成を
示す回路図である。この図に示す増幅器は、バイ
アス電源１によりＢ級にバイアスされたトランジ
スタ３ａ〜３ｃとバイアス電源２によりＢ級にバ
イアスされたトランジスタ４ａ〜４ｃとにより構
成されたＢ級の相補型プツシユプル増幅回路７、
第１の歪検出回路１５ａ，１５ｂ、第２の歪検出
回路１６ａ，１６ｂ、出力電流検出回路１７、演
算回路１８ａ，１８ｂ、加算回路１３を有して構
成されている。またこの増幅器においてはドライ
ブ段増幅回路２０の前段に初段増幅回路２１が設
けられ、負荷接続端子８からこの初段の増幅回路
２１へ抵抗２３を介して負帰還が施され、更に歪
が減少されるように構成されている。以上説明したように、この発明による増幅器
は、増幅回路と、負荷抵抗が接続される負荷接続
端子と、この負荷接続端子と前記増幅回路の出力
端との間に直列に介挿された出力電流検出用の第
１の抵抗と、前記増幅回路の入力端と前記負荷接
続端子との間に順次直列に介挿された電圧分圧用
の第２、第３の抵抗と、前記増幅回路の出力端電
圧と前記第２、第３の抵抗の中間接続点電圧との
差電圧を増幅する演算回路と、信号入力端子と前
記増幅回路の入力端との間に介挿された加算回路
とを具備してなり、前記増幅回路の線形電圧増幅
率の逆数をαとしたとき、前記第２の抵抗を第３
の抵抗のα倍とし、前記演算回路の電圧増幅率を
（１＋α）として、前記加算回路により前記信号
入力端子を介して供給される入力信号と前記演算
回路の出力とを加算して前記増幅回路の入力端に
供給するように構成したものであるから、以下の
効果が得られる。歪を打ち消すために使用される信号は、増幅
回路内部において発生される歪そのものであ
り、レベルとしては極めて小さいものであるた
め、歪打ち消し作用により増幅回路の増幅作用
が影響されることはなく極めて安定した増幅作
用を得ることができる。歪打ち消し後も、増幅回路の増幅作用の周波
数特性は変化されないので、従来の負帰還によ
る歪改善方法を併用して歪を更に改善すること
ができ、しかもこの場合負帰還される信号に含
まれる歪成分は非常に少ないのでたとえ検出さ
れた歪に位相変化等があつたりしても増幅作用
は極めて安定であり、混変調歪等も発生しにく
い。この増幅器において得られる歪打消し効果は
負帰還による方法と異なり周波数特性を有さな
いので、全周波数帯域において歪を打ち消すこ
とができると共に位相補償回路等も設ける必要
がない。

【図面の簡単な説明】

第１図は、増幅器において発生される歪を説明
するための回路図、第２図はトランジスタのＶ_BE
−Ｉ_c特性図、第３図は電圧歪と電流歪との関係
を説明するための回路図、第４図はこの発明の動
作原理を説明するための回路図、第５図はこの発
明の基本回路構成を示す回路図、第６図はベース
エミツタ間電圧Ｖ_BEの直線成分と歪成分との関係
を示す特性図、第７図はこの発明の一実施例の構
成を示す回路図、第８図は同実施例を用いたこの
発明の具体的回路の一例を示す回路図である。７……増幅回路、８……負荷接続端子、９……
信号入力端子、１３……加算回路（抵抗）、１５
……第１の歪検出回路、１６……第２の歪検出回
路、１７……出力電流検出回路（抵抗）、１８…
…演算回路。

Claims

【特許請求の範囲】１増幅回路と、負荷抵抗が接続される負荷接続端子と、この負荷接続端子と前記増幅回路の出力端との
間に直列に介挿された出力電流検出用の第１の抵
抗と、前記増幅回路の入力端と前記負荷接続端子との
間に順次直列に介挿された電圧分圧用の第２、第
３の抵抗と、前記増幅回路の出力端電圧と前記第２、第３の
抵抗の中間接続点電圧との差電圧を増幅する演算
回路と、信号入力端子と前記増幅回路の入力端との間に
介挿された加算回路とを具備してなり、前記増幅回路の線形電圧増幅率の逆数をαとし
たとき、前記第２の抵抗を第３の抵抗のα倍と
し、前記演算回路の電圧増幅率を（１＋α）とし
て、前記加算回路により前記信号入力端子を介して
供給される入力信号と前記演算回路の出力とを加
算して前記増幅回路の入力端に供給するように構
成したことを特徴とする増幅器。