JPS62245455A - デ−タバツフア故障検出方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 データ処理システムにおけるデータバッファの故障検出
方式であって、データバッファの故障検出を中央処理装
置のプログラムに基づき処理していたのに対して、ハー
ドウェアで構成するデータバッファの故障検出手段を設
け、中央処理装置からの診断命令を受けるとデータバッ
ファ内のセット状態情報をチェックして、データバッフ
ァの故障ビットの有無を検出するように構成することに
より、迅速なデータバッファ故障検出が可能となる共に
、中央処理装置の負荷を大幅に軽減することが可能とな
る。

゛〔産業上の利用分野〕 本発明は、装置間で遣り取りされるデータの流れを調整
するデータバッファを具備するデータ処環システムに係
り、特にデータバッファの故障検出方式に関する。

例えば、所定装置から他の装置との間でデータの遣り取
りを行う場合、取り扱うデータ容量を調整する場合があ
る。

即ち、データ処理システムの構成要素間のデータの流れ
の速度違い又は構成要素間の事象の発生時間を補正する
ために、データバッファを介してデータの流れを処理す
る場合、このデータバッファでの処理で故障が発生して
いるか否かを診断する必要がある。

かかる診断を効率的に、しかも簡易な方法で行う方式の
実用化が期待されている。

〔従来の技術〕

第６図は従来例を説明するブロック図、第７図はデータ
バッファの診断例を説明する図をそれぞれ示す。

第６図は中央処理装置（以下ｃｐｕと称する）１と、チ
ャネル４を介して接続されている複数の端末装置３（０
）〜３（ｎ）とのデータの遣り取りを行うデータ処理シ
ステムの構成概要を示し、 各種プログラムに基づきデータ処理システムを制御する
ＣＰＵＩと、 各種プログラムや処理データ等を格納する主記憶装置（
以下ＭＳと称する）２と、 ｃｐｕｔからの命令により接続されている複数の端末装
置３（０）〜３（ｎ）の処理動作を指示すると共に、遣
り取りするデータの流れの調整を行うデータバッファ５
と、データバッファ５で処理したデータを一旦格納する
レジスタ６とを具備するチャネル４と、 チャネル４からの指示に応じてそれぞれの有する機能に
応じたデータ処理を実行する端末装置３（０）〜３（ｎ
）とから構成されている。

又、データバッファ５は第７図に示す如く、４ビツト格
納可能な３つのレジスタ５２〜５４と、１つのマルチプ
レクサ（以下ＭＰＸと称する）５５とから構成されてい
る。

このデータバッファ５の故障の有無を検出する場合、ｃ
ｐｕｔはＭＳ２から診断プログラムとセットするビット
値（例えば、“１″とする）を読出し、診断プログラム
に基づき、例えばレジスタ５２のビット（以下Ｂｉｔと
称する）０をピッ日直“１”　（“ｌ”故障診断）とセ
ットする。

このＢｉｔＯのビット値″ｌ”は診断プログラムのステ
ップが進むに伴い、レジスタ５３．５４のＢｉｔＯ、レ
ジスタ５２のＢｉｔｌと順次移動するように制御される
。

尚、ＭＰＸ５５は、あるビット位置から他のビット位置
へビット値を移動度えする時、即ち例えばＢ１１０から
Ｂｉｔｌへ進める時の選択に使用される。

この要領で、ＣＰＵＩは全レジスタ５２〜５４の全ビッ
トがビット値“１″になった時点で、その時のビット値
を格納しているレジスタ６からビット値を吸い上げ、こ
れをＭＳ２をセンスして最初にセットしたビット値と比
較して故障の有無を検出している。

上述と同様の処理方法でビット値“０”の場合、即ち“
０°故障の検出の場合も行う。尚、上述のデータバッフ
ァ５は４ビツトレジスタが３段の場合を例にしたが、複
数段の場合でも同様の処理で、全て診断プログラムに基
づきＣＰＵＩで処理されている。

〔発明が解決しようとする問題点〕

上述のように、データバッファ５の“θ″／“１”故障
診断を診断プログラムに基づきｃｐｕｔで処理するため
、その処理時間が長くなると共にＣＰＵＩの負荷がデー
タバッファ５の容量が増大すればするほど増大すると言
う問題点がある。

〔問題点を解決するための手段〕

第１図は本発明の詳細な説明するブロック図を示す。

第１図の原理ブロック図は、第６図で説明したＣＰＵＩ
、ＭＳ２．端末装置３（０）〜３（ｎ）と、所定ビット
のデータを格納する複数のレジスタで構成されるデータ
バッファ５０と、 ＣＰＵＩからデータバッファ５０に対する診断命令がオ
ンの時、データバッファ５０での処理単位ビット毎の０
”／“ｌ”故障を診断検出するデータバッファ故障検出
手段６０とから構成されるチャネル４０とから構成され
ている。

〔作用〕

チャネル内にハードウェアで構成するデータバッファの
故障検出手段を設け、ｃｐｕからの診断命令を受けると
データベソファ内を診断モードに設定し、ビット値“ｌ
゛又は“０”を順次データバッファを構成するレジスタ
のビット位置にセットし、最終段のレジスタのセット状
態情報をチェックしてデータバッファの“０”／″１”
故障の有無を検出するように構成することにより、迅速
なデータバッファ故障検出が可能となる共に、ＣＰＵの
負荷を大幅に軽減することが可能となる。

〔実施例〕

以下本発明の要旨を第２図〜第５図に示す実施例により
具体的に説明する。

第２図は本発明の詳細な説明するブロック図、第３図は
本発明の実施例における正常時のデータバッファ診断手
順を説明する図、第４図は本発明の実施例における“０
”故障時のデータバッファ診断手順を説明する図、第５
図は本発明の実施例における“１”故障時のデータバッ
ファ診断手順を説明する図をそれぞれ示す、尚、全図を
通じて同一符号は同一対象物を示す。

本実施例のデータバッファ５０内レジスタ５２〜５４は
、第７図で説明したように４ビツトデータを格納し３段
構成とする。

又、最初の段のレジスタ５２の入力側には、通常はＣＰ
Ｕ１からの転送データを選択し、診断命令５ＤＩＡＧが
出力された場合は診断モードになり、“Ｏ”／　“ｌ”
ビット発生部６２からのビットデータを選択する選択部
５１が設けられている。

一方、データバッファ故障検出手段６０は、データをラ
ッチする２つのフリツブフロップ（以下ＦＦと称する）
６１．６４と、 図示してない回路の制御により“Ｏ”ビットデータ又は
“１”ビットデータを発生する“０”／″ｌ”ビット発
生部６２と、 ２つの入力信号の論理積条件を取るＡＮＤ６３．６５．
６６と、 ２つの入力信号の論理和条件を取る０Ｒ６７と、ＦＦ６
１．６４の出力端子Ｑの状態情報■、■によりレジスタ
５４のビット値を格納しサンプリング部６９に送出する
レジスタ６８と、 予め設定された時点で入力しているＦＦ６１，６４の出
力端子Ｑの状態情報■、■をサンプリングし、ステータ
スレジスタ７０に送出するサンプリング部６９と、 レジスタ５４のビット値及び状態情報■、■を格納して
ＣＰＵＩに割込み通知するステータスレジスタ７０とか
ら構成されている。

尚、第２図の符号りはデータを、各レジスタ５２〜５４
の斜線部分は取出するデータ位置を示している。

次に、第３図に基づき故障なしの場合の診断手順を以下
説明する。

ＣＰＵＩからの診断命令５ＤＩＡＧによりＦＦ６１の出
力端子Ｑが“ｌ”レベルにセ−／　）される、同時に、
選択部５１が診断モード側にセットされ、ｃｐｕｔは切
離される。

次に、例えば“１”とットデータが“Ｏ”／“１′ビッ
ト発生部６２から出力され、レジスタ５２のＢｉｔＯの
ビット値が１１”にセットされる。

このビット値“１”が図示してない回路から送出される
クロックＣＬＫに伴い、レジスタ５３のＢｉｔＯ、レジ
スタ５４のＢｉｔＯ、レジスタ５２のＢｉｔｌ、　　・
・・、レジスタ５４のＢｉｔ３と順次移動しセットされ
て行く。

全レジスタ５２〜５４の全ビットがビット値“ｌ”にセ
ットされると、その時点でＦＦ６１の出力端子Ｑがリセ
ットされる。

この時点から所定時間経過した後、サンプリング部６９
は第３図に示すようにＦＦ６１の出力端子Ｑの状態情報
■、ＦＦ６４の出力端子Ｑの状態情報■及びレジスタ５
４の全ビット位置をサンプリングして、これらの状態情
報を照合して故障のないことを判定する。

即ち、状態情報■＝“０”、状態情報■＝“Ｏ”及びレ
ジスタ５４の全ビット位置＝“０”により故障のないこ
とをサンプリング部６９にて判定することになる。

次に、第４図に示すように、もしどこかのビット位置が
“０”故障であった場合は、レジスタ５４のビット３が
“１”にならないため、ＦＦ６１の出力端子Ｑがリセッ
トされない。

従って、この場合はＦＦ６１の出力端子Ｑの状態情報■
が“１”、　ＦＦ６４の出力端子Ｑの状態情報■が“０
”となり、サンプリング部６９は“Ｏ”故障と判定する
。

一方、第５図に示すように“１”故障の場合は、レジス
タ５４のビット３が“ｌ”であるためＦＦ６１の出力端
子Ｑがリセットされると共に、レジスタ５４のビット３
、レジスタ５３のビット３及び状態情報■とをＡＮＤ６
５．６５．６３及び０Ｒ６７とで論理演算し、ＦＦ６４
の出力端子Ｑの状態情報■が“１”にセットされる。

この状態情報■、■によりサンプリング部６９は“ｌ”
故障と判定する。同時に、第５図（Ａ）。

（Ｂ）の（２）に示すように、この時のレジスタ５４の
各ビット位置のビット値をステータスレジスタ７０に格
納することにより、最初にビット値が“１”になったビ
ット位置、即ちＢｉｔ２が故障を発生した位置であるこ
とを判断出来るようになる。

尚、第５図（Ａ）（１）は３ビツト目が故障位置の場合
のタイムチャートを、第５図（Ｂ）（１）は４ビツト目
が故障位置の場合のタイムチャートをそれぞれ示す。

〔発明の効果〕

以上のような本発明によれば、ハードウェアで構成した
データバッファ故障診断手段により、データバッファの
故障を検出するように構成することにより、迅速なデー
タバッファ故障検出が可能となる共に、ＣＰＵの負荷を
大幅に軽減することが出来ると言う効果がある。

【図面の簡単な説明】

第１図は本発明の詳細な説明するブロック図、第２図は
本発明の詳細な説明するブロック図、第３図は本発明の
実施例における正常時のデータバッファ診断手順を説明
する図、 第４図は本発明の実施例における“Ｏ”故障時のデータ
バッファ診断手順を説明する図、第５図は本発明の実施
例における“１″故障のデータバッファ診断手順を説明
する図、第６図は従来例を説明するブロック図、第７図
はデータバッファの診断例を説明する図、をそれぞれ示
す。 図において、 １はＣＰＵ　、　　　　　　　　　　２はＭＳ。 ３（０）〜３（ｎ）は端末装置、　４．４０はチャネル
、５．５０はデータバッファ、 ６．５２〜５４．６８はレジスタ、 ５１は選択部、　　　　　　５５はＭＰＸ　。 ６１．６４はＦＦ。 ６２は“０”／“１″ビツト生部、 ６３．６５．６６は八ＮＤ　、　　　　　　６７はＯＲ
。 ６９はサンプリング部、 ７０はステータスレジスタ、 をそれぞれ示す。 ＣＬＫ ７Ｆ−完曲の文がＥ伊Ｊ／：Ａｌア３正字旧各のたタノ
マッフ７詐＊４１ソＩｚセｍ６ｔｌ　σ２＋１ｆｆｉ予
　　　３　　　口 ＣＬＫ　　＝−←→−←←→−←→−−÷→−−→−一
十→−←→−茅　４　口 こＺバ キト廻七目の実カヒ４Ｐ１（二お１する１゛６どｐ−デ
シのテこ夕ｌでツノ？ぎ達ζＬプリＱとル月Ｔ５図　　
　　　　　手　　５　　口　　（７’１）ＣＬに

Claims (1)

1. 【特許請求の範囲】 中央処理装置（１）と、チャネル（４０）を介して接続
   されている複数の端末装置（３（０）〜３（ｎ））との
   間で遣り取りするデータの流れを、複数のレジスタで構
   成されるデータバッファ（５０）で調整するデータ処理
   システムにおいて、 前記中央処理装置（１）から前記データバッファ（５０
   ）に対する診断命令がオンの時、前記データバッファ（
   ５０）での処理単位ビット毎の故障内容をサンプリング
   信号送出時に診断検出するデータバッファ故障検出手段
   （６０）を設け、 前記データバッファ（５０）内セット状態情報を前記バ
   ッファ故障検出手段（６０）から送出されるサンプリン
   グ信号送出時にチェックし、セット状態情報を予め設定
   しいる内容とで前記バッファ故障検出手段（６０）で判
   定し、前記データバッファ（５０）の故障ビットの有無
   を診断検出することを特徴とするデータバッファ故障検
   出方式。