JPS6224671A - サイリスタの複合素子構造 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明はサイリスタの複合素子構造に関する。

８３発明の概要 本発明は電力変換用スイッチ要素の主・制御素子として
サイリスタを使用するものにおいて、スイッチ要素に必
要なフライホイールダイオード、スナバダイオードなど
の周辺機能素子を複合化したサイリスタの複合素子構造
とすることにより、 確実なスイッチ動作を得ると共に小形化、低コスト化を
図ることができるようにしたものである。

Ｃ１従来の技術 大容量化した静止形インバータなど大容量の静止形電力
変換装置は、そのスイッチ動作として主制御素子にサイ
リスタが使用され、サイリスタの周辺機能回路としてフ
ライホイールダイオード。

スナバ回路１弛制転流回路を備える。また、サイリスタ
として、自己消弧能力を持たない一般のサイリスタに代
えて、ゲート電流によってターンオフ可能にした自己消
弧能力子（ゲートターンオフサイリスタ）が採用されて
きている。

このゲートターンオフ（ＧＴＯ）サイリスタは、自己消
弧能力を有することから転流回路を不要にし、電力変換
装置の１アーム（１つのスイッチ要素）の構成には第８
図に示すように簡略化構成になる。同図中、■は主制御
素子としてのＧＴＯサイリスタ、２は該サイリスタ１に
逆並列接続され、そのターンオフ時に負荷（例えば誘導
電動機）が持つインダクタンス要素からの逆電流路を形
成するためのフライホイールダイオードである。３はＧ
ＴＯサイリスタｌのターンオフ時の順電圧上昇率（ｄｖ
／ｄｔ）を抑制するスナバ回路であり、配線などのイン
ダクタンス分による誘導電流をダイオードＤ１とコンデ
ンサＣ１の経路でバイパスし、コンデンサＣ２の充電電
荷をＧＴＯサイリスタｌのターンオフ時に抵抗Ｒ，を通
して電流制限した放電を行う。

Ｄ１発明が解決しようとする問題点 サイリスタをスイッチ要素とする電力変換装置において
は、実用上のスイッチ動作を得るにはフライホイールダ
イオード、スナバ回路さらには転流回路の機能素子を必
要とする。このため、これら機能素子の組立構成の手間
及び各機能素子を気密封入するためのセラミックスケー
スを必要とし、コストアップになる問題があった。即ち
、電力変換装置にＧＴＯサイリスタが適しているといわ
れながら、もっばらトランジスタが採用された理由は、
ＧＴＯサイリスタ構成では周辺回路素子も含めるとトラ
ンジスタに比較して高価になるためであった。このコス
トのうち、各素子のケースが占める割合は３０〜５０％
に及び、ケースの除去は重要な課題であるがその省略に
は素子結合表面の保護。

信頼性面から制約される。特に、電力変換装置の如き悪
い環境下に設備されるものでは各素子のケース封入が不
可欠になり、ＧＴＯサイリスタや一般のサイリスタを採
用する大容量の電力変換装置ではコストアップを避けら
れないものであった。

また、従来の他の問題点としては、ターンオフ時間の短
いＧＴＯサイリスタをスイッチ要素とする場合、第８図
示のようにスナバ回路３の接続構成のための配線インダ
クタンスＱ１及びＧＴＯサイリスタとスナバ回路の接続
構成のための配線インダクタンスＱ２を極力小さくして
スナバ動作を確実にする必要があり、このためには配線
長を短くするなど組立構造の設計を難しくする問題があ
る。

Ｅ０問題点を解決するための手段と作用本発明は上記問
題点に鑑み、主制御素子としてのサイリスタと該サイリ
スタの周辺機能素子としてのダイオードを同一ベース層
を有して一体に形成し、前記サイリスタとダイオード間
の必要箇所をベベル溝によって分離し、前記サイリスタ
とダイオードの各電極間を必要に応じて接続し、前記サ
イリスタとダイオードの外部引出し電極をケースの外部
端子に接続して該ケースに封入した構造とするもので、
サイリスタとその周辺機能としてのダイオードを一体に
して１つのケースに収納し、サイリスタとダイオードの
接続はケース内部で接続した構造とするものである。

Ｆ　実施例 第１図は本発明の一実施例を示すＧＴＯサイリスタの素
子構造である。同図において、中央部の領域ＧにはＰ、
、　Ｎ、、　Ｐ、、　Ｎｔの４層３接合でＧＴＯサイリ
スタが形成される。この領域Ｇの外周部領域Ｒ８Ｒには
同一ベース層Ｎ、で同心円状のＮ３．　ＮＩ。

Ｐ３の３層１接合でフライホイール用ダイオードがＧＴ
Ｏサイリスタとは逆並列で形成される。領域Ｒ５Ｒの外
周部領域ＳＤには同一ベース層Ｎ１で同心円状のＰ４．
　Ｎ、、　Ｎ４の３層ｌ接合でスナバ回路用ダイオード
が形成される。

これらＧＴＯサイリスタ、フライホイール用ダイオード
、スナバ回路用ダイオードは、一体構造に形成されかつ
各層接合も一部は共通の製造工程によって形成される。

例えば、ＧＴＯサイリスタのＰ、、　Ｐ、層の形成時に
スナバ回路用ダイオードの１４層、フライホイール用ダ
イオードの２３層が同じ工程で一括形成される。また、
ＧＴＯサイリスタのＮ２層の形成時にスナバ回路用ダイ
オードのＮ４層。

フライホイール用ダイオードのＮ３層が一括形成される
。こうした一括形成は、各領域Ｇ、ＲＳＲ。

ＳＤをベベル溝によって必要箇所を切削分離することに
よって実現されるが、ＧＴＯサイリスタ。

フライホイール用ダイオード及びスナバ回路用ダイオー
ドの複合構造にもその製造工程数の増加を無くず。

第２図は第１図の素子製造工程図を示す。Ｎ型シリコン
基板の両面に酸化膜５ｉＯｚを選択形成した後、例えば
ボロンを選択拡散してＰ形シリコン層を形成する（第２
図ａ）。このＰ形シリコン層は、一方の面ではＧＴＯサ
イリスタの２１層になり、またスナバ回路用ダイオード
のＰ、層になる。そして他方の面ではＧＴＯサイリスタ
のベース２７層になる。

次に、全面に酸化膜５ｉＯｚを形成した後、Ｎｔ、　Ｎ
−。

Ｎ４層形成のために該酸化膜５ｉｎ２に窓明けをし、そ
の後例えばリンを部分拡散してＮ形シリコン層を形成す
る（第２図ｂ）。このＮ形シリコン層は、一方の面では
フライホイール用ダイオードのＮ３層になり、また他方
の面ではＧＴＯサイリスタのカソードＮ７層になるし、
スナバ回路用ダイオードのカソードＮ４層になる。

次に、必要なＮ、基板中のライフタイムを調整するため
に、２３層側から金を拡散する。この拡散により、２１
層に対応するＮ３層と、Ｎ３及びＮ４層に対応するＮ４
層のライフタイムに差を持たせる。例えば、ＧＴＯサイ
リスタを構成する領域ＧのＰ、層に較べてダイオードを
構成する領域Ｒ９Ｒ，ＳＤのＮ３゜Ｎ４層に対応するＮ
、層中のライフタイムを短く、さらには領域Ｒ５Ｒ，Ｓ
Ｄ個別に短くする。このライフタイムの調整にはＰ４層
表面には金を塗布せずにＮ、、　１４層（あるいは反対
側のＮ４．２３層）表面に金を塗布し、その後拡散炉で
例えば８５０°Ｃ，３０分の金拡散処理をし、次いで再
度のＰ、層側全面に金を塗布して７５０°Ｃ１３０分の
金拡散によって行われろ。

次に、ライフタイム調整終了後、Ｐ１層側全面にアノー
ド電［２Ａ、としてのタングステン板Ｗを合金接続する
。この接続には例えばアルミニウムとシリコンの合金箔
を用い、タングステンとシリコンとの間にオーミックコ
ンタクトが形成されるようにする（第２図Ｃ）。また、
Ｎ３層側全表面にはアルミニウムを約１０μｍ厚だけ蒸
着した後、ホトリソグラフィ等によって、第２図（Ｃ）
に示すようにＮ２層及び２７層の表面にＧＴＯサイリス
タのカソード電極に１及びゲート電極Ｇ、を形成し、さ
らにＰ３層表面にフライホイール用ダイオードのアノー
ド電極へ、及びスナバ回路用ダイオードのカソード電極
Ｋ。

を形成する。

この後、サンドブラストあるいは高速研摩機により、素
子の最外周部を傾斜（例えば接合に対して４５６）を持
たせて研削するベベル構造とし、ざらにＧＴＯサイリス
タとフライホイール用ダイオードとスナバ回路用ダイオ
ードとを分離するためにサンドブラストによって図示傾
斜方向（角度は例えば接合に対して４５°）にベベルＩ
Ｉ、ＩＩを形成する。このベベル溝の深さは夫々ＮＩＰ
２接合及びＮ、Ｎ。

接合を十分に横切る位置まで行う。

なお、ベベルｌ待■の形状としては、フライホイール用
ダイオードの逆耐圧がＮ、Ｐ、接合表面の形状で決るた
め、第３図に示すように底広の形状で両ベベル角度を４
５°にしたＭＩ’にすることにより、逆耐圧を一層高（
することができる。この場合、溝Ｉ′は表面からの深さ
が５０μｍであり、実現を難しくするものでない。

第２図（ｃ）に戻って、溝■、■形成後、保護を必要と
する表面にはエツチング保護膜を塗布した後、各接合表
面を例えば硝酸とぶつ酸の混合液によってエツチングし
、各接合表面を溝浄化処理する。これに続いて、各接合
表面及び溝Ｉ、ｎ、最外周面を夫々安定化するためにシ
リコーンゴムなどの安定化保護膜を塗布、乾燥させる。

なお、Ｎ３層の平面パターン形状は、該Ｎ３層がＧＴＯ
サイリスタのカソード・エミッタ接合を形成することか
ら、幅の狭いスリット状のＮ２層を放射状に多数本形成
したものであるが、それらを一括してＮ２層として示す
。このＮ７層に代って、Ｎ７層をリング状の一体構造と
し、その下部２２層に放射状に多数本形成した高濃度不
純物層Ｐ１＋を設けて該Ｐｆｆｉ＋１層を埋込ゲート層
とすることにより実質的にＮ３層を分割形成することも
できる。

以上までの構造工程１手段によって、ＧＴＯサイリスタ
、フライホイール用ダイオード、スナバ回路用ダイオー
ドの各素子が一体構造に形成された複合素子が実現され
る。この構造では、第１図示から明らかなように、ＧＴ
Ｏサイリスタのアノード電極Ａ、にはフライホイール用
ダイオードのカソードＮ３層及びスナバ回路用ダイオー
ドのアノード２４層が合金接続され、該アノード電極Ａ
、によって各素子間が極めて小さいインダクタンス分を
持って接続される。同様に、ＧＴＯサイリスタは中央部
にゲート電極Ｇ１がベース層Ｐ、に接続され、ゲート電
極Ｇ、の外周部でカソード電極に、がエミツタ層Ｎ２に
接続されろ。そして、フライホイール用ダイオードはそ
のアノード２３層に環状電極Ａ２が接続され、ＧＴＯサ
イリスタのカソード電極に、からフライホイール用ダイ
オードのアノード電極Ａ、に渡って環状圧接電極Ｋが接
続されることで両電極に１゜Ａ７間が極めて小さいイン
ダクタンス分を持接続される。

なお、ＧＴＯザイリスタのゲート電極Ｇ、及びスナバ回
路用ダイオードのカソード電極に２はリード線を介して
封入素子ケース外の外部端子に接続される。

第４図は第１図に示す複合素子のケース封入の実施例を
示す断面図である。セラミックスケース１０はコバール
や銅箔になる導体の底板１１をロウ付けで有し、この底
板１１上に複合素子Ｃ，Ｅがそのアノード電極Ａ、の面
接触で載置される。また、セラミックスケース１０は内
壁に段部１２を有し、この段部１２上にリング電極１３
が接着される。このリング電極１３は複合素子ＣＥの最
外周部になるスナバ回路用ダイオードのカソード電極に
、と複数のリード線１４によって低いインダクタンスを
得るよう複数箇所で接続され、一箇所でセラミックスケ
ース１０を貫通する貫通部１３Ａが外部端子として取出
される。この外部端子１３Ａは装置組立に際してスナバ
回路３のコンデンザＣＩ等に接続される。

複合素子ＣＥの圧接電極Ｋに位置する部位に銅電極１５
を持つセラミックケース封止コバール板１６によってセ
ラミックケース１０の蓋が用意され、ケース１０には板
１６と同様の環状部材１７がロウ付けされ、部材１７と
板１６との間で気密封止される。銅電極１５は圧接電極
にとの間の接触によって複合素子ＣＥのＧＴＯサイリス
タのカソード電極に、とフライホイール用ダイオードの
アノード電極Ａ、の外部端子として使用される。銅電極
１５にはその中央部から側面に透孔１８が設けられ、こ
の透孔１８を通してゲート電極Ｇ、に接続されたリード
線１９が引出され、このリード線１９はセラミックケー
ス１０の側部を貫通するパイプ２０内を通して外部まで
引出される。パイプ２０はケース１０内部ガスを不活性
ガスに置換するのに利用され、ガス置換後に気密封止さ
れ、該パイプ２０はリード線１９と共にゲート用外部端
子にされる。

こうした構造により、１つのセラミックケースに封入さ
れる機能要素として、第５図に等価回路図で示すように
、主制御素子としてのＧＴＯサイリスタＩと、これに逆
並列のフライホイール用ダイオード２と、ＧＴＯサイリ
スタＩのアノードにアノード電極が接続されたスナバ回
路用ダイオードＤ、とからなる複合素子が得られる。従
って、１つのケースに３つの機能素子が内蔵され、素子
構成上必要なケースを減らし、しかも組立工数を減らす
ことができる。また、スナバ回路とＧＴＯサイリスタｌ
との配線インピーダンスの低減も図ることができる。

なお、実施例ではＧＴＯサイリスタにフライホイール用
ダイオードを持つ場合を示すが、このダイオードを不要
とする場合には第６図に示すようにＧ　Ｔ　Ｏサイリス
タとスナバ回路用ダイオードのみによる構成にされる。

また、主制御素子として自己消弧能力を持たない通常の
サイリスタとする場合ら同様に構成できるのは勿論であ
り、第７図に通常のサイリスタとスナバ回路用ダイオー
ドとの複合素子構造を例示する。

Ｇ９発明の効果 以上のとおり、本発明によれば、サイリスタとその周辺
機能素子のダイオードを一体形成し、サイリスタとダイ
オード間に必要な接続を得て１つのケース内に封入する
構造としたため、サイリス夕とダイオード間の接続に配
線インダクタンスが極力小さくなって確実な動作を容易
に得ることができ、また組立工数が少なくしかも複数の
素子の構成に１つのケースで済みそのコストダウン及び
コンパクト化を図ることができる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示す複合素子の断面構造図
、第２図は第１図の素子製造工程図、第３図は本発明の
他の実施例を示す断面構造図、第４図は第１図の素子を
ケースに封入した断面図、第５図は第４図の等価回路図
、第６図及び第７図は本発明の他の実施例を示す断面構
造図、第８図はＧＴＯサイリスタを使ったスイッチ回路
図である。 Ｇ・・・ＧＴＯサイリスタ領域、Ｒ２Ｈ・・・フライホ
イール用ダイオード領域、ＳＤ・・・スナバ回路用ダイ
オード領域、Ａ１・・アノード電極、Ｋ、・・・カソー
ド電極、Ｇ、・・・ゲート電極、Ａ２・・・フライホイ
ール用ダイオードのアノード電極、Ｋ、・・・スナバ回
路用ダイオードのカソード電極、Ｋ・・・圧接電極、Ｉ
、Ｉｆ・・・ベベル溝、ＣＥ・・・複合素子、１０・・
・セラミックケース、１１・・・底板、１３・・・リン
グ電極、１５・・・銅電極、２０・・・パイプ。 第１図 突売令・１の群ｉ幻ａ造面 Ｒ５ＨＲ５Ｒ 第２図 鋤ｌ！側め髪逍工理回 Ｗ（Ａ＋） 第３図 ｉＡｌのセの実鐙伊）断ｌ１ｌＩ回 第４図 ＊ｙｅ合−ｔ＋灯人断面面 口面図 実定例の等価回Ｗｔ団 第６図 化の亥たｆＰｌ断面因 第７図 化の突屓シ列断ｉコ

Claims (1)

【特許請求の範囲】
1. 主制御素子としてのサイリスタと該サイリスタの周辺機
   能素子としてのダイオードを同一ベース層を有して一体
   に形成し、前記サイリスタとダイオード間の必要箇所を
   ベベル溝によつて分離し、前記サイリスタとダイオード
   の各電極間を必要に応じて接続し、前記サイリスタとダ
   イオードの外部引出し電極をケースの外部端子に接続し
   て該ケースに封入した構造を特徴とするサイリスタの複
   合素子構造。