JPS62249230A - 演算処理装置 - Google Patents
演算処理装置Info
- Publication number
- JPS62249230A JPS62249230A JP61093815A JP9381586A JPS62249230A JP S62249230 A JPS62249230 A JP S62249230A JP 61093815 A JP61093815 A JP 61093815A JP 9381586 A JP9381586 A JP 9381586A JP S62249230 A JPS62249230 A JP S62249230A
- Authority
- JP
- Japan
- Prior art keywords
- conversion
- data
- floating point
- point data
- format
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims description 59
- 238000010606 normalization Methods 0.000 claims description 11
- 238000000034 method Methods 0.000 description 20
- 238000010586 diagram Methods 0.000 description 11
- 230000001629 suppression Effects 0.000 description 2
- 101150064138 MAP1 gene Proteins 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
２進浮動小数点データと１６進浮動小数点データとの間
のデータ変換に当って、従来変換用サブルーチンを用い
る手段しかなかった点を改善して。
のデータ変換に当って、従来変換用サブルーチンを用い
る手段しかなかった点を改善して。
当該変換機能部と命令とをもうけ、上記データ変換を高
速度で行い得るようにした演算処理装置を提供している
。
速度で行い得るようにした演算処理装置を提供している
。
本発明は、演算処理装置、特に２進／１６進浮動小数点
データ相互間を、変換用サブルーチンを介在することな
く、高速度で実行するようにした演算処理装置に関する
。
データ相互間を、変換用サブルーチンを介在することな
く、高速度で実行するようにした演算処理装置に関する
。
現在５汎用大型計算機においては１６進（以下ＨＥＸと
略すことがある−また１６進浮動小数点データをＨＥＸ
形式のデータと略称することがある）形式で処理を行う
ことが主流となっており。
略すことがある−また１６進浮動小数点データをＨＥＸ
形式のデータと略称することがある）形式で処理を行う
ことが主流となっており。
一方、ミニコン・レベル以下の小型計算機においてはＩ
ＥＥＥ（以下ＩＥ”と略すことがある−また２進浮動小
数点データをＩ ＥＥＥ形式のデータあるいはＩＥ’形
式のデータと略称することがある）形式で処理すること
が標準になりつつある。
ＥＥＥ（以下ＩＥ”と略すことがある−また２進浮動小
数点データをＩ ＥＥＥ形式のデータあるいはＩＥ’形
式のデータと略称することがある）形式で処理すること
が標準になりつつある。
第６図はデータ・フォーマット説明図であり。
図中の符号ｌは２進浮動小数点データ、２は１６進浮動
小数点データを表わしている。
小数点データを表わしている。
従来、上記計算機間で数値データの共有化を図る場合に
おいては、第７図（Ａ）および第７図（Ｂ）図示の如き
変換処理を行っていた。即ち、第７図（Ａ）図示のＩＥ
”→ＨＥＸ変換処理例の場合には、「変換サブルーチン
１」によって変換処理を行い、また第７図（Ｂ）図示の
ＨＥＸ−ＩＥ３変換処理例の場合には、「変換サブルー
チン２」によって変換処理を行っていた。
おいては、第７図（Ａ）および第７図（Ｂ）図示の如き
変換処理を行っていた。即ち、第７図（Ａ）図示のＩＥ
”→ＨＥＸ変換処理例の場合には、「変換サブルーチン
１」によって変換処理を行い、また第７図（Ｂ）図示の
ＨＥＸ−ＩＥ３変換処理例の場合には、「変換サブルー
チン２」によって変換処理を行っていた。
従来、上記の如く変換用サブルーチンを用いて変換処理
を行っていたが、今後大型機（一般にホストとなる）と
小型機（一般に端末装置となる）との連繋がきわめて重
要なこととなってくるが。
を行っていたが、今後大型機（一般にホストとなる）と
小型機（一般に端末装置となる）との連繋がきわめて重
要なこととなってくるが。
このようなシステムにおいてデータ変換を如何に効率よ
く行うかが大きい問題となって（る。
く行うかが大きい問題となって（る。
本発明は上記の変換を、変換用サブルーチンを介在する
ことなく、効率よく行うための機能をもたせるようにし
ようとしている。
ことなく、効率よく行うための機能をもたせるようにし
ようとしている。
本発明においては、上記変換を行うための変換命令と、
当該変換命令に対応して変換処理を行う例えばファーム
・ウェア機能とをもうけるようにしている。
当該変換命令に対応して変換処理を行う例えばファーム
・ウェア機能とをもうけるようにしている。
第１図は本発明の原理処理図を示し、第１図（Ａ）は２
進−１６進変換処理部における処理フロー、第１図（Ｂ
）は１６進−２進変換処理部における処理フローを表わ
している。なお、ここでは。
進−１６進変換処理部における処理フロー、第１図（Ｂ
）は１６進−２進変換処理部における処理フローを表わ
している。なお、ここでは。
２進−１６進形式変換のうち、単精度データの変換を示
している。勿論、他の精度のデータの場合における変換
も実質上同様に考えればよく、以下単精度データについ
ての変換を示す。図中の符号３は本発明にいう第１変換
処理部、４は本発明にいう第２変換処理部を表わしてい
る。
している。勿論、他の精度のデータの場合における変換
も実質上同様に考えればよく、以下単精度データについ
ての変換を示す。図中の符号３は本発明にいう第１変換
処理部、４は本発明にいう第２変換処理部を表わしてい
る。
第１図（Ａ）に示す「形式変換」は第１の変換命令によ
るＩＥ’→ＨＥＸ変換に対応し、第１図（Ｂ）に示す「
形式変換」は第２の変換命令にょるＨＥＸ−ＩＢ’変換
に対応している。
るＩＥ’→ＨＥＸ変換に対応し、第１図（Ｂ）に示す「
形式変換」は第２の変換命令にょるＨＥＸ−ＩＢ’変換
に対応している。
第１図（Ａ）に示す処理の場合には、第６図図示の如く
■Ｅ３形式のデータｌにおいて、 （ｉ）指数が２ （
ＥＸＰ＊ ｌ ２７１ の形式をもっと共に、（ｉｉ）
仮数が最上位（ＭＳＢ）の左側に１ビツトの「１」を想
定している（即ち１．ｆｆ・・・の形をもつものとして
いる）ものであり、一方ＨＥＸ形式のデータ２において
、 （ｉｉｉ）指数が１５ ＋！Ｘｐｌ＆４）の形式
をもつと共に、 （ｉｖ）仮数が４ビツト分を１桁と
して表現されかつ最上位（ＭＳＢ）の左側に「０」を想
定している（即ち０．（ｆ ｆ ｆ ｆ） （ｆ ｆ
「ｆ）・・・の形をもつものとしている）ものであるこ
とから、上記形式の差異に対応する変換を行う。
■Ｅ３形式のデータｌにおいて、 （ｉ）指数が２ （
ＥＸＰ＊ ｌ ２７１ の形式をもっと共に、（ｉｉ）
仮数が最上位（ＭＳＢ）の左側に１ビツトの「１」を想
定している（即ち１．ｆｆ・・・の形をもつものとして
いる）ものであり、一方ＨＥＸ形式のデータ２において
、 （ｉｉｉ）指数が１５ ＋！Ｘｐｌ＆４）の形式
をもつと共に、 （ｉｖ）仮数が４ビツト分を１桁と
して表現されかつ最上位（ＭＳＢ）の左側に「０」を想
定している（即ち０．（ｆ ｆ ｆ ｆ） （ｆ ｆ
「ｆ）・・・の形をもつものとしている）ものであるこ
とから、上記形式の差異に対応する変換を行う。
同様に第１図（Ｂ）に示す処理の場合とも、上記形式の
差異に対応する変換を行う。
差異に対応する変換を行う。
第２図（Ａ）（Ｂ）は−緒になって１つの処理フローを
示しており、第１図（Ａ）図中の「形式変換」に対応す
る処理の詳細を示している。また第３図は当該変換処理
を説明するための説明図を示す。
示しており、第１図（Ａ）図中の「形式変換」に対応す
る処理の詳細を示している。また第３図は当該変換処理
を説明するための説明図を示す。
ＴＥ″′形式のデータ１がフェッチされ、処理■におい
て、当該データ１がデノーマライズド・すンバ（口ｅｎ
ｏｒｍａｌｉｚｅｄ Ｎｕｍｂｅｒ） Ｄ Ｎあるいは
オン・オア°インフイニイテイ（ＮａＮ（Ｎｏｔ ａ
Ｎｕｍｂｅｒ） ｏｒＩｎｆｉｎｉｔｙ ） Ｎ Ｉの
いずれかであるかがチェックされる。
て、当該データ１がデノーマライズド・すンバ（口ｅｎ
ｏｒｍａｌｉｚｅｄ Ｎｕｍｂｅｒ） Ｄ Ｎあるいは
オン・オア°インフイニイテイ（ＮａＮ（Ｎｏｔ ａ
Ｎｕｍｂｅｒ） ｏｒＩｎｆｉｎｉｔｙ ） Ｎ Ｉの
いずれかであるかがチェックされる。
ＤＮあるいはＮｌ以外であれば、そのままでの変換対象
となるものであり、指数補正■、正規化量算出■、ヒド
ン・ビット付加■、ＨＥＸ正規化■２結果格納■の処理
をへて、ＨＥＸ形弐のデータ２が得られる。
となるものであり、指数補正■、正規化量算出■、ヒド
ン・ビット付加■、ＨＥＸ正規化■２結果格納■の処理
をへて、ＨＥＸ形弐のデータ２が得られる。
データ１がＮＩであった場合には、第２図（Ｂ）図示の
如く、処理■に示すフローティング・インクラブド・レ
ジスタへのセフ１−とインバリッド・オペレーション・
ビット・オンとを行っての割込み要求が行われる。そし
て割込み要求ありの場合には、別個に用意されている命
令抑止（ＳＵＰ。
如く、処理■に示すフローティング・インクラブド・レ
ジスタへのセフ１−とインバリッド・オペレーション・
ビット・オンとを行っての割込み要求が行われる。そし
て割込み要求ありの場合には、別個に用意されている命
令抑止（ＳＵＰ。
Ｓ）ルーチンの処理にゆだねる。Ｎｏの場合には。
別個に用意されている非数チェック（ＮＩＣＨＫＳ、Ｓ
）ルーチンの処理をへて、データ１が無限大であった場
合にＨＥＸ形式のデータとしては最大値に置きかえるよ
うにする。
）ルーチンの処理をへて、データ１が無限大であった場
合にＨＥＸ形式のデータとしては最大値に置きかえるよ
うにする。
第２図図示の処理■、■５■について、第３図図示（１
１，＋２１． （３１を参照しで説明する。
１，＋２１． （３１を参照しで説明する。
データｌの指数はレジスタＷＲＯに図示（１１の左方に
示す如くセットされ、データ１の仮数はレジスタＷＲＩ
とＱＲとに図示（１）の右方に示す如く七ノドされる。
示す如くセットされ、データ１の仮数はレジスタＷＲＩ
とＱＲとに図示（１）の右方に示す如く七ノドされる。
指数変換を第３図図示（２）の如く行い。
仮数に対してヒドン・ビットが付加される。なお。
図示（２）における値Ｎ２７Ｊは単精度ＩＥ”形式のた
めのバイアスであり、値「６４］はＨＥＸ形式のための
バイアスであり、値「４」は小数点位置合わせのための
値である。上記指数変換と上記仮数へのヒドン・ビット
の付加とを行ったものが。
めのバイアスであり、値「６４］はＨＥＸ形式のための
バイアスであり、値「４」は小数点位置合わせのための
値である。上記指数変換と上記仮数へのヒドン・ビット
の付加とを行ったものが。
第３図図示（３）として示されている。
次いで第２図図示の処理■について、第３図図示（４）
、 ＋５１を参照して説明する。
、 ＋５１を参照して説明する。
ＨＥＸ形式のデータにおいては指数は１６″の形である
べきことから、第３図図示（３）の状態において、指数
部の下位２ビツトの値（仮にｂとする）を求めた上で、
当該下位２ビツトを削除する。
べきことから、第３図図示（３）の状態において、指数
部の下位２ビツトの値（仮にｂとする）を求めた上で、
当該下位２ビツトを削除する。
そして、第３図図示（４）の如く、
ａ＝３−ｂ
なる計算によって、シフト量ａを求め、第３図図示（３
）の状態における仮数ｆ・・・ｆを上記シフト量ａだけ
右ヘシフトし、右へのあふれ分は捨てる。第３図図示（
５）はその結果を表わしている。次いで。
）の状態における仮数ｆ・・・ｆを上記シフト量ａだけ
右ヘシフトし、右へのあふれ分は捨てる。第３図図示（
５）はその結果を表わしている。次いで。
第３図図示（５）の両者を合成する。
データ１がＤＮやＮｌであった場合には、第２図（Ａ）
（Ｂ）に示した如くであるが、データ１が（ｉ）±０で
あった場合には０に変換し、（ｉｉ）デノーマライズド
・ナンバであった場合には正規化後に変換し、 （ｉ
ｉｉ）ノット・ア・ナンバ（ＮａＮ）であった場合には
インバリッド・オペレーションであり、無限大で割込み
マスクが閉じているときにはＨＢＸ形弐のデータの最大
値を出力する。
（Ｂ）に示した如くであるが、データ１が（ｉ）±０で
あった場合には０に変換し、（ｉｉ）デノーマライズド
・ナンバであった場合には正規化後に変換し、 （ｉ
ｉｉ）ノット・ア・ナンバ（ＮａＮ）であった場合には
インバリッド・オペレーションであり、無限大で割込み
マスクが閉じているときにはＨＢＸ形弐のデータの最大
値を出力する。
第４図は第１図（Ｂ）中の「形式変換」に対応する処理
の詳細を示している。また第５図は当該変換処理を説明
するための説明図を示す。
の詳細を示している。また第５図は当該変換処理を説明
するための説明図を示す。
ＨＥ Ｘ形式のデータ２がフェッチされ、処理■におい
て、データ２がＯであるが否かを調べられる。０である
場合には、別個に用意された零セフｈ （ＺＥＲＯ，Ｓ
）ルーチンの処理に入る。それ以外の場合には、指数補
正■、仮数正規化［相］、指数正規化補正■、アンダフ
ロー・チェック［相］、オーバフロー・チェック０と順
次処理が行われる。
て、データ２がＯであるが否かを調べられる。０である
場合には、別個に用意された零セフｈ （ＺＥＲＯ，Ｓ
）ルーチンの処理に入る。それ以外の場合には、指数補
正■、仮数正規化［相］、指数正規化補正■、アンダフ
ロー・チェック［相］、オーバフロー・チェック０と順
次処理が行われる。
アンダフローの場合には、アンダフロー処理（ＵＤＦ、
Ｓ）ルーチンに入る。またオーバフローの場合にはオー
バフロー処理（ＯＶＦ、Ｓ）／Ｉ／−チンに入る。
Ｓ）ルーチンに入る。またオーバフローの場合にはオー
バフロー処理（ＯＶＦ、Ｓ）／Ｉ／−チンに入る。
第４図図示の処理■、＠、■について、第５図図示（１
）、 ＋２１． ＋３１． （４）、 ｆ５）、 （６
１を参照し７て説明する。
）、 ＋２１． ＋３１． （４）、 ｆ５）、 （６
１を参照し７て説明する。
データ２の指数はレジスタＷＲＯに図示（１）の左方に
示す如くセットされ、データ１の仮数はレジスタＷＲＩ
とＱＲとに図示１０の右方に示す如くセフ）される。指
数補正を第３図図示（２）の如く行う。
示す如くセットされ、データ１の仮数はレジスタＷＲＩ
とＱＲとに図示１０の右方に示す如くセフ）される。指
数補正を第３図図示（２）の如く行う。
図示（２）における値「６４１はＨＥ Ｘ形式のための
バイアスであり、値ｒ１２７Ｊは基本単精度ＩＥ１形弐
のためのバイアスであり、値「１」は小数点位置合わせ
のための値であり、 ｒ’ （−１，） Ｊは指数と
仮数とを合成する際にヒドン・ビットを加算することに
なるので事前にその分を差引いておくためのものである
。当該指数補正を行った結果が、第５図図示（３）に示
されている。
バイアスであり、値ｒ１２７Ｊは基本単精度ＩＥ１形弐
のためのバイアスであり、値「１」は小数点位置合わせ
のための値であり、 ｒ’ （−１，） Ｊは指数と
仮数とを合成する際にヒドン・ビットを加算することに
なるので事前にその分を差引いておくためのものである
。当該指数補正を行った結果が、第５図図示（３）に示
されている。
仮数正規化を行った結果が第５図図示（４）に示されて
いる。指数正規化補正に当っては次の処理が行われる。
いる。指数正規化補正に当っては次の処理が行われる。
即ち、第５図図示（４）の状態においては。
指数部として１０ビット分存在しているが、単精度ＩＥ
″形式では指数部は８ｂｉｔＬかないので。
″形式では指数部は８ｂｉｔＬかないので。
オーバフロー、アンダフローになる場合がある。
そこで、指数はｂｉａｓ補正を行った後５オーバフロー
、アンダフロー・チェックを行う。
、アンダフロー・チェックを行う。
第５図図示（６）は、指数部と仮数部とを合成する処理
態様を表わしている。
態様を表わしている。
以上説明した如く１本発明によれば、ＩＥ’−ＨＥＸ変
換のための命令や、ＨＥＸ→ＩＥ’変換のための命令に
よって、高速度で変換を行うことが可能となる。また、
当該変換処理に当って、指数部や仮数部の正規化を効率
よく行い、更に例外処理については別個に用意されたサ
ブルーチンを用いるようにし１通常の場合の処理を高速
化している。
換のための命令や、ＨＥＸ→ＩＥ’変換のための命令に
よって、高速度で変換を行うことが可能となる。また、
当該変換処理に当って、指数部や仮数部の正規化を効率
よく行い、更に例外処理については別個に用意されたサ
ブルーチンを用いるようにし１通常の場合の処理を高速
化している。
第１図は本発明の原理処理図、第２図は２進浮動小数点
データから１６進浮動小数点データへの一実施例変換処
理フロー、第３図は第２図図示処理フローについて説明
するための説明図、第４図は１６進浮動小数点データか
ら２進浮動小数点データへの一実施例変換処理フロー、
第５図は第４図図示処理フローについて説明するための
説明図。 第６図はデータ・フォーマット説明図、第７図は従来の
処理フローを示す。 図中の符号１は２進浮動小数点データ、２は１６進浮動
小数点データ、３は第１変換処理部、４は第２変換処理
部を表わす。 特許出願人 バナファコム株式会社代理人弁理士
森 １） 寛（外１名）（Ａ）
（Ｂ） 本発明り屑理Ｍ、埋図 葛 １ 図 ＩＥ３今ＨＥＸ斐虐ぐ７Ｏ−（ｘン 第 ２ 図 （Ｂ） ＨＥＸ峠 ＩＥ’支手ぐ７０− 第 ４ 図
データから１６進浮動小数点データへの一実施例変換処
理フロー、第３図は第２図図示処理フローについて説明
するための説明図、第４図は１６進浮動小数点データか
ら２進浮動小数点データへの一実施例変換処理フロー、
第５図は第４図図示処理フローについて説明するための
説明図。 第６図はデータ・フォーマット説明図、第７図は従来の
処理フローを示す。 図中の符号１は２進浮動小数点データ、２は１６進浮動
小数点データ、３は第１変換処理部、４は第２変換処理
部を表わす。 特許出願人 バナファコム株式会社代理人弁理士
森 １） 寛（外１名）（Ａ）
（Ｂ） 本発明り屑理Ｍ、埋図 葛 １ 図 ＩＥ３今ＨＥＸ斐虐ぐ７Ｏ−（ｘン 第 ２ 図 （Ｂ） ＨＥＸ峠 ＩＥ’支手ぐ７０− 第 ４ 図
Claims (1)
- 【特許請求の範囲】 ２進浮動小数点データ（１）と１６進浮動小数点データ
（２）との間のデータ変換を行う機能をそなえた演算処
理装置において、 与えられた２進浮動小数点データ（１）から１６進浮動
小数点データ（２）へのデータ変換を行う第１の変換命
令をそなえると共に、 当該第１の変換命令に対応して、少なくとも指数補正と
、正規化量算出と、ヒドン・ビット付加と、１６進への
正規化と、例外処理とを行う第１変換処理部（３）をそ
なえ、かつ 与えられた１６進浮動小数点データ（２）から２進浮動
小数点データ（１）へのデータ変換を行う第２の変換命
令をそなえると共に、 当該第２の変換命令に対応して、少なくとも指数補正と
、仮数正規化と、指数正規化補正と、例外処理とを行う
第２変換処理部（４）をそなえ、通常データについて、
データ変換用サブルーチンを介在することなく、上記第
１の変換命令あるいは第２の変換命令によって、変換処
理を行うようにした ことを特徴とする演算処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61093815A JPS62249230A (ja) | 1986-04-23 | 1986-04-23 | 演算処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61093815A JPS62249230A (ja) | 1986-04-23 | 1986-04-23 | 演算処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62249230A true JPS62249230A (ja) | 1987-10-30 |
Family
ID=14092895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61093815A Pending JPS62249230A (ja) | 1986-04-23 | 1986-04-23 | 演算処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62249230A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5687106A (en) * | 1995-03-31 | 1997-11-11 | International Business Machines Corporation | Implementation of binary floating point using hexadecimal floating point unit |
| WO2013038302A1 (en) * | 2011-09-16 | 2013-03-21 | International Business Machines Corporation | Multi-addressable register files and format conversions associated therewith |
| US9727337B2 (en) | 2011-09-16 | 2017-08-08 | International Business Machines Corporation | Fine-grained instruction enablement at sub-function granularity based on an indicated subrange of registers |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59135547A (ja) * | 1983-01-24 | 1984-08-03 | Toshiba Corp | デ−タ処理装置 |
| JPS6123232A (ja) * | 1984-07-11 | 1986-01-31 | Nec Corp | 演算装置 |
-
1986
- 1986-04-23 JP JP61093815A patent/JPS62249230A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59135547A (ja) * | 1983-01-24 | 1984-08-03 | Toshiba Corp | デ−タ処理装置 |
| JPS6123232A (ja) * | 1984-07-11 | 1986-01-31 | Nec Corp | 演算装置 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5687106A (en) * | 1995-03-31 | 1997-11-11 | International Business Machines Corporation | Implementation of binary floating point using hexadecimal floating point unit |
| WO2013038302A1 (en) * | 2011-09-16 | 2013-03-21 | International Business Machines Corporation | Multi-addressable register files and format conversions associated therewith |
| GB2509037A (en) * | 2011-09-16 | 2014-06-18 | Ibm | Multi-addressable register files and format conversions associated therewith |
| JP2014533390A (ja) * | 2011-09-16 | 2014-12-11 | インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ | 機械命令を実行するコンピュータ・プログラム（製品）、コンピュータ・システム、および方法、ならびに命令を処理するためのコンピュータ・プログラム（製品）（複数アドレス指定可能なレジスタ・ファイルおよびそれに関連するフォーマット変換） |
| GB2509037B (en) * | 2011-09-16 | 2016-03-23 | Ibm | Multi-addressable register files and format conversions associated therewith |
| US9395981B2 (en) | 2011-09-16 | 2016-07-19 | International Business Machines Corporation | Multi-addressable register files and format conversions associated therewith |
| US9411585B2 (en) | 2011-09-16 | 2016-08-09 | International Business Machines Corporation | Multi-addressable register files and format conversions associated therewith |
| US9727337B2 (en) | 2011-09-16 | 2017-08-08 | International Business Machines Corporation | Fine-grained instruction enablement at sub-function granularity based on an indicated subrange of registers |
| US9727336B2 (en) | 2011-09-16 | 2017-08-08 | International Business Machines Corporation | Fine-grained instruction enablement at sub-function granularity based on an indicated subrange of registers |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0343645B2 (ja) | ||
| JPS60140422A (ja) | 演算処理装置 | |
| JPS584369B2 (ja) | デイジツトの有効性追跡装置 | |
| JPS62249230A (ja) | 演算処理装置 | |
| JP2695178B2 (ja) | 演算回路 | |
| JP2801472B2 (ja) | 浮動小数点演算装置 | |
| JP2555135B2 (ja) | 演算回路 | |
| JPS5856032A (ja) | パイプライン演算装置 | |
| JPH09204294A (ja) | ３入力浮動小数点加算装置 | |
| JPH0291724A (ja) | 演算装置 | |
| JPH01232430A (ja) | 演算回路 | |
| JPH0367328A (ja) | 浮動小数点演算装置 | |
| JPS6194144A (ja) | 浮動小数点加算回路 | |
| JP2512939B2 (ja) | 固定浮動デ−タ変換回路 | |
| JPS6027022A (ja) | 有効ビツト位保存回路 | |
| JP3139011B2 (ja) | 固定小数点プロセッサ | |
| KR940008610B1 (ko) | 고속 수렴 인자 결정 방법 및 프로세서 | |
| JPH02165225A (ja) | 精度つき浮動小数点数演算処理装置 | |
| JPH04367028A (ja) | 浮動小数点演算回路 | |
| JPH03217938A (ja) | 浮動小数点丸め正規化装置 | |
| JPS6079429A (ja) | 浮動小数点演算器 | |
| JPH03269621A (ja) | 演算処理装置 | |
| JPS6133538A (ja) | 演算装置 | |
| JPH0736665A (ja) | 演算装置 | |
| JPH01128129A (ja) | 浮動小数点加減算装置 |