JPS62249431A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS62249431A
JPS62249431A JP9216886A JP9216886A JPS62249431A JP S62249431 A JPS62249431 A JP S62249431A JP 9216886 A JP9216886 A JP 9216886A JP 9216886 A JP9216886 A JP 9216886A JP S62249431 A JPS62249431 A JP S62249431A
Authority
JP
Japan
Prior art keywords
substrate
phenol resin
phenolic resin
coating
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9216886A
Other languages
English (en)
Inventor
Nagatoshi Hatakeyama
畠山 長俊
Mamoru Omoto
尾本 守
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Ltd
Hitachi Tohbu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Tohbu Semiconductor Ltd filed Critical Hitachi Ltd
Priority to JP9216886A priority Critical patent/JPS62249431A/ja
Publication of JPS62249431A publication Critical patent/JPS62249431A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置およびその製造方法、特に混成集積
回路装置の製造技術に適用して有効な技術に関する。
〔従来の技術〕
半導体装置のパッケージの一つとして、注型法(Cas
ting)がある。このキャスティング法については、
たとえば、工業調査会発行「電子材料J 1973年3
月号、昭和48年3月1日発行、P48〜P54に記載
されている。この文献には、ケースを用いるキャスティ
ング法とケースを用いないキャスティング法がある旨記
載されている。ケースを用いる封止方法の一つとして、
ケース内に樹脂を流し込み、ケース内に所望部分を封止
する方法が記載されている。また、ケースを用いないキ
ャスティング法として、一定量の樹脂を素子表面に滴下
させて硬化形成するドロッピング法、素子全体を樹脂液
中に浸漬し取出し後硬化させるディッピング法、半硬化
状の樹脂粉末をタブレット状に予備成形しこれを素子表
面に載せた後加熱炉内で?8融硬化させるメルトキャス
ト法等がある。
〔発明が解決しようとする問題点〕
ケースを用いたキャスティングパッケージ構造の混成集
積回路装置にあっては、ケースに収容されかつシリコン
レジン等の封入樹脂に被われるセラミックからなる混成
集積回路基板は、その表裏面をフェノールレジンでオー
バコートされ、表裏面に固定搭載されたベアーチップ、
電子部品等が保護されている。また、基板はケースに数
箇所の支持点で支持されている。
しかし、このような構造の混成集積回路装置を、マイナ
ス5560からプラス150’cに亘る苛酷な温度サイ
クル試験に掛けてみると、基板と封入レジンとの熱膨張
係数の違いによって基板にクラックが発生したり、ある
いは電子部品等がその固定部分で電気的に破断する現象
が生じる場合があることが本発明者によってあきらかに
された。
また、ケースを用いる混成集積回路装置は、ケースがあ
る故に、パンケージの外径寸法の小型化がし難い。
本発明の目的は温度サイクルによっても脹傷を起こし難
い信頼性が冑い混成集積回路装置およびその製造方法を
提供することにある。
本発明の他の目的は小型の混成集積回路装置を製造する
ことのできる技術を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
〔問題点を解決するための手段〕
本発明の混成集積回路装置の製造にあっては、混成集積
回路基板のベアーチップや電子部品を固定搭載した表裏
面に対して、最初にセラミック基板の表面を基板の熱膨
張係数と略同−の熱膨張係数を有するフェノールレジン
液に浸した後、引き上げて付着したフェノールレジンを
硬化させ、その後再び基板の表面をフェノールレジン液
に浸してフェノールレジンの重ねコーティングを行う。
つぎに、基板の表面のコーティングが終了した後、今度
は基板全体をフェノールレジン液中に浸し、基板の表裏
面にフェノールレジンをコーティングする。このコーテ
イング後、基板をフェノールレジン液中から引き上げて
付着したフェノールレジンを硬化させ、再度基板をフェ
ノールレジン液中に浸して基板の表裏面を重ねコーティ
ングによって形成したレジン塊で封止する。
〔作用〕
上記した手段によれば、セラミックからなる基板の表裏
面のベアーチップや電子部品は、セラミックと熱膨張係
数が略同−のフェノールレジンによって封止されている
。したがって、苛酷な温度サイクル試験を行っても、基
板と封止レジンとの間には大きな熱応力は作用しなくな
り、基板クランクや電子部品等の接続部分での破損等は
生じなくなる。また、前記封止レジンを構成するフェノ
ールレジンは重ねコーティングによってレジン塊を形成
していることから、確実にベアーチップや電子部品を被
い、封止レジンの封止性は安定している。さらに、前記
封止レジンはフェノールレジンの重ねコーティングによ
るため、ケースを用いる封止に比較して封止部分の容積
が小さくなり、混成集積回路装置の小型化が達成できる
〔実施例〕
以下図面を参照して本発明の一実施例について説明する
第1図は本発明の一実施例による混成集積回路装置の外
観を示す斜視図、第2図〜第6図は同じく混成集積回路
装置の封止状態を示す図であって、第2図は基板表面の
みをフェノールレジン液に浸した状態を示す断面図、第
3図は基板をフェノールレジン液から引き上げる状態を
示す断面図、第4図は基板をフェノールレジン液から完
全に引き上げて付着したフェノールレジンを乾燥する状
態を示す断面図、第5図は基板全体をフェノールレジン
液中に浸して基板裏面をも封止する状態を示す断面図、
第6図は基板をフェノールレジン液から引き上げてフェ
ノールレジンを乾燥する状態を示す断面図である。
この実施例では混成集積回路装置に本発明を適用した例
について説明する。
この実施例によって製造された混成集積回路装置は、第
1図に示されるように、重ねコーティングによるレジン
塊(パッケージ)■から複数のり一ド2を突出させた構
造となっている。この混成集積回路装置は、レジン塊工
の両側からリード2を突出させるとともに、これらリー
ド2はいずれも同一方向に折れ曲がっていて、いわゆる
デュアルインライン型となっている。
つぎに、このような混成集積回路装置の製造方法、特に
パフケージング方法について、第2図〜第6図を参照し
ながら説明する。
最初に、第2図に示されるように、基板3の両側にリー
ド2を取り付けたワーク4を用意する。
このワーク4における基板3は、特に限定はされないが
、アルミナ等のセラミックで形成されている。この基板
3の熱膨張係数αは、7X10−’/degとなってい
る。また、この基板3の表面(主面)には図示はしない
がベアーチップあるいは抵抗が設けられている。前記ベ
アーチップはその電極とこれに対応する基板3上の配線
とがワイヤで電気的に接続されている。なお、図面では
、これらベアーチップおよびワイヤ等はオーバコート膜
5で被われている。このオーバコート膜5は、熱膨張係
数αが6. 5 X 10−6/d e gとなり、前
記基板3の熱膨張係数と略等しいフェノールレジンで構
成されてし)る。これは、図示はしないがワイヤが、基
板3の取扱時に倒れたりしてショート不良を生じたり、
あるいは引っ掛かって断線したりしないようにするため
である。また、前記基板3の裏面、すなわち、リード2
の延在側には、チップ抵抗6.チップコンデンサー7、
超小型トランジスタ8等の電子部品が搭載されている。
つぎに、第2図に示されるように、このようなワーク4
を降下させて、図示しない槽に収容されているフェノー
ルレジン液9に浸す。この際、ワーク4はリード2部分
をクランプされて保持されるため、また、リード2先端
部分は少なくともフェノールレジンを付着させたくない
ことから、上方に向ける。そして、前記基板3の表面、
すなわち、オーバコート膜5が設けられている面側を前
記フェノールレジン液9に浸す。この場合、基板3の裏
面には、まだフェノールレジン液9を付けない。
つぎに、第3図に示されるように、ワーク4を矢印に示
すように左回動させるとともに上昇させる。この際、基
板3の裏面に部分的に多くフェノールレジン液9が残留
して盛り上がるような場合、すなわち、レジンダレが生
じるときは、前記基板3の下端をフェノールレジン液9
の液面に接触するようにして、ゆっくり引き上げ、余分
なフェノールレジン液9をその自重を利用して取り除く
つぎに、第4図に示されるように、ワーク4をフェノー
ルレジン液9を収容する槽の上方で半回転させて、基板
3が水平となるようにして基板3の表面に付着したフェ
ノールレジン液9を乾燥させる。この乾燥時、付着した
フェノールレジン液9の表面に膜ができるようになった
時、換言するならば、レジン面の1/2〜1/3位の部
分が、カビの菌糸が繁殖するがごとく白く変色したこと
を目視できる状態になった場合、この間の乾燥時間はお
よそ60秒であるが、第2図に示されるように、再度前
記ワーク4の表面側をフェノールレ  ″ジン液9に浸
す。この際、基板3の表面は最初のレジン中への浸漬、
乾燥によって、第4図に示されるように、コーテイング
膜10で被われることになる。そして、二度目の基板表
面のフェノールレジン液9への浸漬によって、前記コー
テイング膜10の表面に再度フェノールレジン液が付着
することになる。したがって、前記オーバコート膜5お
よび図示しない配線や抵抗は二度に亘るフェノールレジ
ン液9への浸漬によって形成されたコーテイング膜で被
われる。
つぎに、前記基板3の裏面側、すなわち、チップ抵抗6
.チップコンデンサー7、超小型トランジスタ8等が搭
載された面のコーティングが行われる。このコーティン
グ時は、第5図に示されるように、前記ワーク4の基板
3全体がフェノールレジン液9中に浸漬される。また、
この浸漬時、ワーク4はスイングされて基板3の表裏面
全域に均一にフェノールレジン液9が接触するように配
慮される。この際、フェノールレジン液9は基板3の裏
面および裏面に搭載されている電子部品を被うとともに
、基板3の表面のコーテイング膜10上をも被う。
つぎに、このワーク4をフェノールレジン液9から引き
上げ、かつ回転させて基板3が水平となる状態、すなわ
ち、第6図に示されるような状態で乾燥させる。なお、
ワーク4のフェノールレジン液9からの引き上げ時、前
述のようなレジンダレが生じるような場合は、第3図に
示すような具合に、余分なフェノールレジン液9を槽内
に戻すようにしてワーク4を引き上げる。
つぎに、第6図に示されるように、基板3の表裏面全体
がコーテイング膜10で被われたのち、かつ前述のよう
にレジン表面が硬化した状態となった際、再びワーク4
を、第5図に示されるように、フェノールレジン液9内
に浸漬させ、再度フェノールレジン液9を基板3の表裏
面に付着させた後引き上げ、かつ硬化させる。
このように、基板3の表面を4回、裏面を2回それぞれ
コーティングすることによって、ワーク4の基板3の表
裏面を重ねコートによるコーテイング膜10からなるレ
ジン塊(パッケージ)1で被う。
このように、ワーク4における基板3の表面を裏面に先
立ってコーティングすることは、基板3の表裏面を同時
にコーティングした場合、場所によってはコーティング
が確実に行えない場合もあることから、確実に封止を行
うためである。また、基板3の表面は合計4回に亘って
コーティングが施されるが、これは裸のチップ(ベアー
チ・ノブ)を信頼性良く封止するためである。また、基
板3の裏面は表面に比較してコーティングが二回少なく
、二回のコーティングであるが、これはコーティングさ
れる電子部品は既にパッケージングが施された単体部品
であり、封止はこの電子部品の配線層との接続部分およ
び配線層に対して行われるためであり、二回のコーティ
ングで充分に封止効果を得ることができることによる。
このような実施例によれば、つぎのような効果が得られ
る。
(1)本発明によれば、ベアーチップや電子部品を搭載
した基板の表裏面は、基板の熱膨張係数と略同−値の熱
膨張係数を有するフェノールレジンの重ねコーティング
によって封止されるため、熱膨張係数の違いによる熱応
力が基板や脆弱なベアーチップに加わらな(なり、温度
サイクル試験での混成集積回路装置の寿命が長くなると
いう効果が得られる。
(2)上記(1)により、本発明によれば、混成集積回
路装置の特性が安定するという効果が得られる。
(3)上記(1)により、本発明によれば、封止は重ね
コーティングによるため、ケースを用いる従来のキャス
ティング法に比較して、パッケージ寸法を小さくするこ
とができ、混成集積回路装置の小型化が達成できるとい
う効果が得られる。たとえば、ケースを用いた場合のパ
ッケージ寸法が幅29.5mm、長さ55.5mm、厚
さ7mmであったものが、本発明による重ねコーティン
グによるものは、パンケージ寸法が幅27.0〜23.
7Qmm、 長さ51.17〜53.OOmm。
厚さ3.19〜4.99mmと小型になる。
(4)上記(1)により、本発明による混成集積回路装
置の対土方法によれば、パッケージングのためのケース
を用意しておく必要がないことから、封止コストの低減
が達成できるという効果が得られる。
(5)上記(4)により、本発明によれば、封止のため
にケースを管理しておく必要もなく、作業管理も容易と
なるという効果が得られる。
(6)上記(1)〜(5)により、本発明によれば、温
度サイクルに対しても安定して動作する信頼性の高い小
型の混成集積回路装置を安価に提供することができると
いう相乗効果が得られる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない、すなわち、封止のための
コーティング回数は前記実施例よりも回数が多くても前
記実施例同様な効果が得られる。また、封止用レジンと
しては他のレジンであってもよい。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるデュアルインライン
型の混成集積回路装置のパンケージング技術に適用した
場合について説明したが、それに限定されるものではな
く、たとえば、シングルライン型の混成集積回路装置の
パフケージング技術にも同様に適用できる。
本発明は少なくとも電子部品のパッケージング技術を始
とする封止技術には適用できる。
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
本発明の混成集積回路装置の製造にあっては、ベアーチ
ップや電子部品を固定搭載したセラミックからなる基板
に対して、最初に基板の表面をセラミック基板の熱膨張
係数と略同−の熱膨張係数を有するフェノールレジン液
で重ねコーティングした後、その後基板全体を数回に亘
ってフェノールレジン液に浸漬させて重ねコーティング
を行い、基板の封止を行うため、基板の表裏面のベアー
チップや電子部品は、確実に封止されることとなる。
また、前記封止レジン塊はセラミックと熱膨張係数が略
同−のフェノールレジンとなっていることから、苛酷な
温度サイクル試験を行っても、基板と封止レジンとの間
には大きな熱応力は作用しなくなり、基板クランクや電
子部品等の接続部分での破損等は生じなくなる。前記封
止レジンはフェノールレジンの重ねコーティングによる
ため、ケースを用いる封止に比較して封止部分の容積が
小さくなり、混成集積回路装置の小型化が達成できる。
【図面の簡単な説明】
第1図は本発明の一実施例による混成集積回路装置の外
観を示す斜視図、 第2図は同じく混成集積回路装置の接続において基板表
面のみをフェノールレジン液に浸した状態を示す断面図
、 第3図は同じく基板をフェノールレジン液から引き上げ
る状態を示す断面図、 第4図は同じく基板をフェノールレジン液から完全に引
き上げて付着したフェノールレジンを乾燥する状態を示
す断面図、 第5図は同じく基板全体をフェノールレジン液中に浸し
て基板裏面をも封止する状態を示す断面図、 第6図は基板をフェノールレジン液から引き上げてフェ
ノールレジンを乾燥する状態を示す断面図である。

Claims (3)

    【特許請求の範囲】
  1. 1.被封止部を絶縁性のレジンで重ねコーティングする
    ことによって被封止部を封止することを特徴とする半導
    体装置の製造方法。
  2. 2.混成集積回路基板の表裏面を絶縁性のレジンで重ね
    コーティングすることによって混成集積回路基板の表裏
    面をレジン塊で封止することを特徴とする特許請求の範
    囲第1項記載の半導体装置の製造方法。
  3. 3.混成集積回路基板の表面を絶縁性のレジンで重ねコ
    ーティングしてレジン塊で封止したのち、混成集積回路
    装置の裏面を絶縁性のレジンで重ねコーティングしてレ
    ジン塊で封止することを特徴とする特許請求の範囲第1
    項記載の半導体装置の製造方法。
JP9216886A 1986-04-23 1986-04-23 半導体装置の製造方法 Pending JPS62249431A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9216886A JPS62249431A (ja) 1986-04-23 1986-04-23 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9216886A JPS62249431A (ja) 1986-04-23 1986-04-23 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS62249431A true JPS62249431A (ja) 1987-10-30

Family

ID=14046901

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9216886A Pending JPS62249431A (ja) 1986-04-23 1986-04-23 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS62249431A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008511825A (ja) * 2004-09-03 2008-04-17 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ マイクロ流体システム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008511825A (ja) * 2004-09-03 2008-04-17 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ マイクロ流体システム

Similar Documents

Publication Publication Date Title
US7037756B1 (en) Stacked microelectronic devices and methods of fabricating same
US6387732B1 (en) Methods of attaching a semiconductor chip to a leadframe with a footprint of about the same size as the chip and packages formed thereby
JPH02501692A (ja) 厚膜ハイブリッド回路用密閉バリア
JPH0883861A (ja) 半導体パッケージ被覆用金属箔材料および半導体装置
EP0645812A1 (en) Resin-sealed semiconductor device
EP0361283B1 (en) Resin-sealed type semiconductor device and method for manufacturing the same
US5917246A (en) Semiconductor package with pocket for sealing material
JPS62249431A (ja) 半導体装置の製造方法
JP2002270627A (ja) 半導体装置の製造方法
US5359225A (en) Thin, high leadcount package
WO1987004008A1 (en) Lead finishing for a surface mount package
JPS61230344A (ja) 樹脂封止型半導体装置
JP2605157B2 (ja) モールドパッケージ型厚膜ハイブリッドic
JPH0364049A (ja) 混成集積回路装置
JP2571795Y2 (ja) 樹脂封止形電子部品
JPS58182854A (ja) レジン封止型半導体装置およびその製造方法
JPS62108554A (ja) 混成集積回路装置及びその製造方法
JPS6144436Y2 (ja)
JPS62252155A (ja) 混成集積回路
JPS61258436A (ja) 半導体装置の製造方法
JP4679991B2 (ja) 半導体装置
JPS61212043A (ja) 半導体実装基板
JPH04188656A (ja) 混成集積回路の封止構造
JPH08330295A (ja) 半導体装置の製造方法
JPS6292331A (ja) 半導体チツプの封止方法