JPS6225367A - 計算機システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、システム全体を管理する第１の中央処理部と
、第２の中央処理部をそれぞれ有し機能の一部をそれぞ
れ実現するための複数のサブシステムとが外部信号線で
接続された計算機システムに関するものである。

（従来の技術） 第２図は、従来のこの種のシステムの構成を示したもの
であり、１はシステム全体を管理する第１の中央処理部
で、例えばμＣＰＵを基板に搭載じたもの、２は固有の
機能を実現するためのサブシステムで、第２の中央処理
部４（例えばμＣＰＵ）、読出専用メモリ部５（例えば
ＲＯＭ）　、内部パスライン６等が基板に搭載されてお
り、第１の中央処理部１の管理下で動作する。３は第１
の中央処理部１とサブシステム２とを接続する外部パス
ライン、なお図では、サブシステム２は１つのみ示して
いるが、複数のサブシステムが外部パスライン３に接続
されているものとする。７は電源部である。

以上の構成において、システム立上げ時に電源部７から
外部パスライン３を介して第１の中央処理部１及びサブ
システム２にそれぞれ電源が供給されると、サブシステ
ム２では、第２の中央処理部４が読出専用メモリ部５の
プログラムを読み出してプログラムの実行を開始する。

（発明が解決しようとする問題点） しかしながら、上記従来の構成では、メモリ部５が読出
専用であり、フログラムの書き換えが不可能な状態で搭
載されているので、プログラムを変更したい場合は、メ
モリを基板から取り外し、所要のプログラムが書き込ま
れた読出専用メモリを新たに実装しなければならない。

このため、メモリの取り外し・取り付は作業の手間が非
常に大変であり、しかも交換が多発するとメモリと基板
との接触不良が生じるという問題があった。

本発明は、このような従来の問題を解決するもので、メ
モリの取り外し・取り付は作業を無くし、基板との接触
不良を生じさせない優れた計算機システムを提供するこ
とを目的とするものである。

（問題点を解決するための手段） 上記目的を達成するために、サブシステムに。

第２の中央処理部と内部信号線とを接続又は遮断する第
１の切換手段と、読み書き可能なメモリ手段と、このメ
モリ手段の接続を外部パスラーイン又は内部パスライン
のいずれかに切り換える第２の切換手段と、第１の中央
処理部からの指令信号に基づいて第１及び第２の切換手
段の切換をそれぞれ制御する制御手段とを設ける。

（作　用） 上記構成によれば、プログラム変更時は、第１−の切換
手段により第２の中央処理部と内部パスラインとを切り
離すとともに、第２の切換手段を介してメモリ手段を外
部パスラインに接続し、第１の中央処理部からメモリ手
段に所要のプログラムを書き込む。その後、メモリ手段
の接続を内部パスラインに切り換えるとともに第２の中
央処理部と内部パスラインとを接続し、書き込まれたプ
ログラムを実行する。このように、任意にプログラムを
変更することができるから、従来のように、基板からの
メモリの取り外し・取り付けという作業はなくなり、メ
モリと基板との接触不良もなくなる。

（実施例） 第１図は、本発明の一実施例を示したもので、第２図と
同一機能を有する部分には同一符号を付してあり、また
、８は第２の中央処理部４と内部パスライン６との接続
、遮断を切り換える中央処理部切換部、９は読み書き可
能なメモリ部、１０は、このメモリ部９の接続を内部パ
スライン６又は外部パスライン３に切り換えるバス切換
部、１１は、第１の中央処理部１からの指令信号に基づ
いて中央処理部切換部８及びバス切換部１０の切換を制
御するバス切換制御部である。

次に本実施例の動作を説明する。まず通常のシステム立
上げ時には、電源部７から外部パスライン３を介して第
１の中央処理部１及びサブシステム２にそれぞれ電源が
供給される。このとき第２の中央処理部４と読み書き可
能なメモリ部９はそれぞれ内部パスライン６に接続され
ている。サブシステム２では、第２の中央処理部４がメ
モリ部９のプログラムを読み出し、プログラムの実行を
開始する。

ここで、プログラムを変更する場合は、第１の中央処理
部１からの指令信号に基づいて、バス切換制御部１１は
中央処理部切換部８を制御して第２の中央処理部４と内
部パスライン６とを切り離し。

またバス切換部１０を制御して読み書き可能なメモリ部
９の接続を内部パスライン６から外部パスライン３に切
り換える。この状態において、第１の中央処理部１から
外部パスライン３を介して読み書き可能なメモリ部９に
新たな実行プログラムを書き込む。書き込み終了後、第
１の中央処理部１からの指令信号に基づいて、バス切換
制御部１１は第２の中央処理部４と内部パスライン６と
を接続し、またメモリ部９の接続を内部パスライン６に
切り換える。そして第２の中央処理部４はメモリ部９に
書き込まれたプログラムを読み出し、これを実行する。

（発明の効果） 以上説明したように、本発明によれば、読み書き可能な
メモリ部を備え、このメモリ部に接続するパスラインの
切換制御及び第２の中央処理部と内部パスラインとの一
時切り離しを行なうことにより、必要に応じて実行プロ
グラムを容易に書き換えることができるので、従来のよ
うに、プログラムを変更する毎に続出専用メモリを基板
から取り外し、新たなプログラムの読出専用メモリを実
装するという作業を無くすることができ、従って。

メモリの交換によって生じるメモリと基板との電気的接
触不良の問題も解消することになる。

【図面の簡単な説明】

第１図は、本発明の一実施例の構成を示すブロック図、
第２図は、従来例の構成を示すブロック図である。 ■　・・第１の中央処理部、　２　・・サブシステム、
　　３　　外部パスライン、　　４　・　第２の中央処
理部、　　６　・　内部パスライン、７　・　電源部、
　８　・・　中央処理部切換部、９　・・読み逓き可能
なメモリ部、　１０　　　バス切換部、　１１　　・・
バス切換制御部。 特許出願人　　松下電器産業株式会社 第１図 ｘ　２　因

Claims (1)

【特許請求の範囲】
1. システム全体を管理する第１の中央処理部と、第２の中
   央処理部をそれぞれ有し機能の一部をそれぞれ実現する
   ための複数のサブシステムとが外部信号線で接続され、
   前記サブシステムは、前記第２の中央処理部と内部信号
   線とを接続又は遮断する第１の切換手段と、読み書き可
   能なメモリ手段と、該メモリ手段の接続を前記外部信号
   線又は内部信号線のいずれかに切り換える第２の切換手
   段と、前記第１の中央処理部からの指令信号に基づいて
   前記第１及び第２の切換手段の切換を制御する制御手段
   とを備え、プログラム変更時に、前記第１の切換手段に
   より第２の中央処理部と内部信号線とを切り離すととも
   に前記第２の切換手段によりメモリ手段を外部信号線に
   接続し、前記第１の中央処理部からメモリ手段にプログ
   ラムを書き込んだ後、前記第１及び第２の切換手段によ
   り前記第２の中央処理部と内部信号線、前記メモリ手段
   と内部信号線とをそれぞれ接続して、書き込まれたプロ
   グラムを実行することを特徴とする計算機システム。