JPH0264845A - 主制御部多重化電子計算機 - Google Patents
主制御部多重化電子計算機Info
- Publication number
- JPH0264845A JPH0264845A JP63215239A JP21523988A JPH0264845A JP H0264845 A JPH0264845 A JP H0264845A JP 63215239 A JP63215239 A JP 63215239A JP 21523988 A JP21523988 A JP 21523988A JP H0264845 A JPH0264845 A JP H0264845A
- Authority
- JP
- Japan
- Prior art keywords
- main control
- maintenance
- main
- processor
- main processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012423 maintenance Methods 0.000 claims abstract description 47
- 230000015654 memory Effects 0.000 abstract description 19
- 230000003213 activating effect Effects 0.000 abstract 1
- 230000004044 response Effects 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Landscapes
- Hardware Redundancy (AREA)
- Debugging And Monitoring (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、動作継続性に優れた主制御部多重化電子計算
機に関する。
機に関する。
一般に、正常な動作を継続する高度な信頼性が必要とさ
れる電子計算機、たとえば分散制御形量子交換機などで
は、メインプロセッサおよびメインメモリを複数具備す
る構成のものがある。一方のメインプロセッサおよびメ
インメモリを現用系として使用し、他のメインプロセッ
サおよびメインメモリを予備系として待機させ、現用系
に障害が発生した場合などに予備系により動作を続行で
きるようになっている。
れる電子計算機、たとえば分散制御形量子交換機などで
は、メインプロセッサおよびメインメモリを複数具備す
る構成のものがある。一方のメインプロセッサおよびメ
インメモリを現用系として使用し、他のメインプロセッ
サおよびメインメモリを予備系として待機させ、現用系
に障害が発生した場合などに予備系により動作を続行で
きるようになっている。
この種の電子計算機において、予備系のメインプロセッ
サおよびメインメモリは、少なくともそれらが予備系と
して選択されている間、システムの動作に直接寄与する
ことはない。それゆえ従来、電子計算機の各部は原則と
して現用系に接続される構成となっている。
サおよびメインメモリは、少なくともそれらが予備系と
して選択されている間、システムの動作に直接寄与する
ことはない。それゆえ従来、電子計算機の各部は原則と
して現用系に接続される構成となっている。
しかしながら従来の電子計算機では、ある種の保守を行
う際、運用を中断せざるを得ない場合が生じるという問
題点がある。
う際、運用を中断せざるを得ない場合が生じるという問
題点がある。
すなわち保守を行う際、保守装置により現用系のメモリ
プロセッサにアクセスして、運用状態の監視や、メイン
メモリの読み出しまたは書き込みを行うことになる。こ
のためメインメモリの変更やソフトウェアの変更などの
保守を行う場合、現用系のメインプロセッサは運用動作
を停止せざるを得なかった。前記したようにこの種の電
子計算機では正常な動作を継続することが特に要請され
ているため、このような事情により動作継続性が阻害さ
れてしまうことは大きな問題点となっていた。
プロセッサにアクセスして、運用状態の監視や、メイン
メモリの読み出しまたは書き込みを行うことになる。こ
のためメインメモリの変更やソフトウェアの変更などの
保守を行う場合、現用系のメインプロセッサは運用動作
を停止せざるを得なかった。前記したようにこの種の電
子計算機では正常な動作を継続することが特に要請され
ているため、このような事情により動作継続性が阻害さ
れてしまうことは大きな問題点となっていた。
本発明は、このような問題点を解決し、保守の際にも動
作を継続できる主制御部多重化電子計算機を提供するこ
とを目的とする。
作を継続できる主制御部多重化電子計算機を提供するこ
とを目的とする。
本発明は、前記した目的を達成するために、次の手段を
具備する主制御部多重化電子計算機を提供するものであ
る。
具備する主制御部多重化電子計算機を提供するものであ
る。
(1)いずれか1つが現用系として選択されて被制御部
に接続され、電子計算機の主制御動作を行う複数の主制
御部。
に接続され、電子計算機の主制御動作を行う複数の主制
御部。
(2)主制御部;こアクセスして保守・運用を行うため
の保守部。
の保守部。
(3)保守部をいずれの主制御部に接続するかを指示す
るための入力部。
るための入力部。
(4)入力部からの指示に基づいて、前記保守部をいず
れかの主制御部に接続する接続切替部。
れかの主制御部に接続する接続切替部。
本発明によれば、所望の主制御部に対する保守部の接続
指示を入力部により行うことによって、現用系として選
択されているかどうかに係わらず、任意の主制御部に保
守部を接続することができる。
指示を入力部により行うことによって、現用系として選
択されているかどうかに係わらず、任意の主制御部に保
守部を接続することができる。
したがって主制御部が継続中の動作を停止しなければな
らない種類の保守作業を行う場合、待機している主制御
部に対し保守部を接続して保守作業を行い、しかる後、
その主制御部を現用系として選択することにより、電子
計算機の動作が中断することなく、保守作業を行うこと
ができる。
らない種類の保守作業を行う場合、待機している主制御
部に対し保守部を接続して保守作業を行い、しかる後、
その主制御部を現用系として選択することにより、電子
計算機の動作が中断することなく、保守作業を行うこと
ができる。
以下図面を用いて、本発明の詳細な説明する。
第1図は、本発明の一実施例に係るプロセッサ二重化方
式による分散制御形電子交換機を示す。
式による分散制御形電子交換機を示す。
メインプロセッサ1.2は電子交換機を制御するもので
ある。メインメモリ3.4はそれぞれ、メインプロセッ
サ1.2のプログラムやデータなどを蓄積するものであ
る。現用・予備系選択回路5は、メインプロセッサ1.
2のいずれを現用系および予備系とするかを決定し、現
用系および予備系の切替を行うものである。制御バス6
は、メインプロセッサ1をメインメモリ3や外部メモリ
(図示せず)その他の周辺装置と接続するものである。
ある。メインメモリ3.4はそれぞれ、メインプロセッ
サ1.2のプログラムやデータなどを蓄積するものであ
る。現用・予備系選択回路5は、メインプロセッサ1.
2のいずれを現用系および予備系とするかを決定し、現
用系および予備系の切替を行うものである。制御バス6
は、メインプロセッサ1をメインメモリ3や外部メモリ
(図示せず)その他の周辺装置と接続するものである。
制御バス7は、同様に、メインプロセッサ2をメインメ
モリ4や加入者回路やトランク回路(図示せず)などの
周辺装置と接続するものである。
モリ4や加入者回路やトランク回路(図示せず)などの
周辺装置と接続するものである。
保守装置8は、メインプロセッサ1.2とアクセスして
、電子交換機の運用状態を監視したり、メインメモリ3
.4の読み出しまたは書き込み制御を行ったりするもの
である。保守装置接続回路9は、保守装置8とメインプ
ロセッサ1.2を接続するものであり、バスインタフェ
ース回路10と切替回路11とからなる。バスインタフ
ェース回路10は、保守装置8と制御バス6.7の一方
との接続を制御するものである。切替回路11は、バス
インクフェース回路10が保守装置8に制御バス6.7
のどちらを接続するかを選択切替するものである。キー
ボード12は、予備系接続指示ボタンや予備系接続解除
指示ボクン(図示せず)を有し、予備系として選択され
たメインプロセッサに対する保守装置の接続指示や、そ
の接続の解除指示を入力するためのものである。
、電子交換機の運用状態を監視したり、メインメモリ3
.4の読み出しまたは書き込み制御を行ったりするもの
である。保守装置接続回路9は、保守装置8とメインプ
ロセッサ1.2を接続するものであり、バスインタフェ
ース回路10と切替回路11とからなる。バスインタフ
ェース回路10は、保守装置8と制御バス6.7の一方
との接続を制御するものである。切替回路11は、バス
インクフェース回路10が保守装置8に制御バス6.7
のどちらを接続するかを選択切替するものである。キー
ボード12は、予備系接続指示ボタンや予備系接続解除
指示ボクン(図示せず)を有し、予備系として選択され
たメインプロセッサに対する保守装置の接続指示や、そ
の接続の解除指示を入力するためのものである。
次に、この電子交換機の動作を説明する。ここではメイ
ンプロセッサ1が現用系として選択され、メインプロセ
ッサ2が予備系となっている状態を想定する。
ンプロセッサ1が現用系として選択され、メインプロセ
ッサ2が予備系となっている状態を想定する。
通常時、保守装置8は、制御バス6を介してメインプロ
セッサ1に接続されている。そしてメインプロセッサ1
の制御のもとにメインメモリ3の読み出しや変更を行っ
たり、システムの運用状態監視用端末として使用された
りしている。
セッサ1に接続されている。そしてメインプロセッサ1
の制御のもとにメインメモリ3の読み出しや変更を行っ
たり、システムの運用状態監視用端末として使用された
りしている。
ここでサービス機能を追加するなどのために、運用中に
ソフトウェアの変更を行う場合や、メインメモリ3のデ
ータを変更する場合には、保守装置8の接続切替が行わ
れる。
ソフトウェアの変更を行う場合や、メインメモリ3のデ
ータを変更する場合には、保守装置8の接続切替が行わ
れる。
まずキーボード12の予備系接続指示ボタンを押し下げ
ることにより、操作者が予備系接続指示を行う。これを
受けてメインプロセッサ1は、切替回路11を起動し、
バスインタフェース回路10を制御バス7側に切り替え
る。これにより保守装置8は、予備系のメインプロセッ
サ2側に切り替わる。
ることにより、操作者が予備系接続指示を行う。これを
受けてメインプロセッサ1は、切替回路11を起動し、
バスインタフェース回路10を制御バス7側に切り替え
る。これにより保守装置8は、予備系のメインプロセッ
サ2側に切り替わる。
この後、操作者は、保守装置8を使用し、ソフトウェア
の変更やメインメモリ4のデータの変更を行うことがで
きる。また予備系のメモリプロセッサ2の運用状態を監
視することもできる。
の変更やメインメモリ4のデータの変更を行うことがで
きる。また予備系のメモリプロセッサ2の運用状態を監
視することもできる。
保守作業が終了すると、操作者は、キーボード12の予
備系接続解除指示ボタンを押し下げて予備系接続解除指
示を行う。これを受けてメインプロセッサ2は、切替回
路11を起動し、バスインタフェース回路lOを制御バ
ス6側に切り替える。
備系接続解除指示ボタンを押し下げて予備系接続解除指
示を行う。これを受けてメインプロセッサ2は、切替回
路11を起動し、バスインタフェース回路lOを制御バ
ス6側に切り替える。
これにより保守部@8は、現用系のメインプロセッサ1
側に切り替わる。
側に切り替わる。
そして操作者は、保守装置8を使用して現用・予備系切
替指示を人力する。これを受けて現用・予備系選択回路
5が起動し、メインプロセッサ1を予備系とし、メイン
プロセッサ2を現用系として選択することにより、新し
いプログラムや新しいデータでシステムを運用すること
ができる。
替指示を人力する。これを受けて現用・予備系選択回路
5が起動し、メインプロセッサ1を予備系とし、メイン
プロセッサ2を現用系として選択することにより、新し
いプログラムや新しいデータでシステムを運用すること
ができる。
本実施例では、保守装置接続回路9にキーボード12を
設け、このキーボード12により予備系接続指示などを
入力する態様を示したが、予備系接続指示などを示すコ
マンドを設定し、保守装置8を使用してそれらのコマン
ドを入力する態様をとることもできる。
設け、このキーボード12により予備系接続指示などを
入力する態様を示したが、予備系接続指示などを示すコ
マンドを設定し、保守装置8を使用してそれらのコマン
ドを入力する態様をとることもできる。
以上説明したように、本発明によれば、現用系として選
択されているかどうかに係わらず、任意の主制御部に保
守部を接続することができる。したがって主制御部が継
続中の動作を停止しなければならない種類の保守作業を
行う場合、待機している主制御部に対し保守部を接続し
て保守作業を行った後、その主制御部を現用系として選
択することにより、電子計算機の動作を中断させること
なく、保守作業を行うことが可能となる。
択されているかどうかに係わらず、任意の主制御部に保
守部を接続することができる。したがって主制御部が継
続中の動作を停止しなければならない種類の保守作業を
行う場合、待機している主制御部に対し保守部を接続し
て保守作業を行った後、その主制御部を現用系として選
択することにより、電子計算機の動作を中断させること
なく、保守作業を行うことが可能となる。
第1図は本発明の一実施例に係るプロセッサ二重化方式
による分散制御形電子交換機を示すブロック図である。 12・・・・・・メインプロセッサ、 3.4・・・・・・メインメモリ、 5・・・・・・現用・予備系選択回路、6.7・・・・
・・制御バス、8・・・・・・保守装置、9・・・・・
・保守装置接続回路、 10・・・・・・バスインタフェース回路、11・・・
・・・切替回路、12・・・・・・キーボード。 出願人 日本電気株式会社 代理人 弁理士 山内梅雄 范1図
による分散制御形電子交換機を示すブロック図である。 12・・・・・・メインプロセッサ、 3.4・・・・・・メインメモリ、 5・・・・・・現用・予備系選択回路、6.7・・・・
・・制御バス、8・・・・・・保守装置、9・・・・・
・保守装置接続回路、 10・・・・・・バスインタフェース回路、11・・・
・・・切替回路、12・・・・・・キーボード。 出願人 日本電気株式会社 代理人 弁理士 山内梅雄 范1図
Claims (1)
- 【特許請求の範囲】 いずれか1つが現用系として選択されて被制御部に接続
され、電子計算機の主制御動作を行う複数の主制御部と
、 これらの主制御部にアクセスして保守・運用を行うため
の保守部と、 この保守部をいずれの主制御部に接続するかを指示する
ための入力部と、 この入力部からの指示に基づいて、前記保守部をいずれ
かの主制御部に接続する接続切替部とを具備することを
特徴とする主制御部多重化電子計算機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63215239A JPH0264845A (ja) | 1988-08-31 | 1988-08-31 | 主制御部多重化電子計算機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63215239A JPH0264845A (ja) | 1988-08-31 | 1988-08-31 | 主制御部多重化電子計算機 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0264845A true JPH0264845A (ja) | 1990-03-05 |
Family
ID=16669022
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63215239A Pending JPH0264845A (ja) | 1988-08-31 | 1988-08-31 | 主制御部多重化電子計算機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0264845A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04192739A (ja) * | 1990-11-27 | 1992-07-10 | Takaoka Electric Mfg Co Ltd | Cpu装置 |
| JPH05166351A (ja) * | 1991-12-12 | 1993-07-02 | Fujitsu Ltd | ライブラリ装置 |
| JP2004295605A (ja) * | 2003-03-27 | 2004-10-21 | Nri & Ncc Co Ltd | 分散処理システム、リクエストの振り分け装置および方法 |
| JP2010181922A (ja) * | 2009-02-03 | 2010-08-19 | Nec Corp | プロセッサ周辺回路 |
-
1988
- 1988-08-31 JP JP63215239A patent/JPH0264845A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04192739A (ja) * | 1990-11-27 | 1992-07-10 | Takaoka Electric Mfg Co Ltd | Cpu装置 |
| JPH05166351A (ja) * | 1991-12-12 | 1993-07-02 | Fujitsu Ltd | ライブラリ装置 |
| JP2004295605A (ja) * | 2003-03-27 | 2004-10-21 | Nri & Ncc Co Ltd | 分散処理システム、リクエストの振り分け装置および方法 |
| JP2010181922A (ja) * | 2009-02-03 | 2010-08-19 | Nec Corp | プロセッサ周辺回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59106056A (ja) | フエイルセイフ式デ−タ処理システム | |
| JPH0264845A (ja) | 主制御部多重化電子計算機 | |
| JPH02151926A (ja) | 端末装置切替方式 | |
| JP3298239B2 (ja) | 二重化制御システムの等値化方法 | |
| JPH06149718A (ja) | 入出力装置の切り替え方式 | |
| US6694395B1 (en) | Information processing unit with a plurality of input/output processors | |
| JPH0540649A (ja) | 冗長切り換え方式 | |
| JP2591334B2 (ja) | 相互スタンバイシステム | |
| JP3363579B2 (ja) | 監視装置及び監視システム | |
| JPH0441395Y2 (ja) | ||
| JPS638500B2 (ja) | ||
| JPH07311718A (ja) | 2重化システム | |
| JPS58115520A (ja) | デ−タ処理装置におけるクロスコ−ル制御方式 | |
| JPH0253137A (ja) | オンラインプログラム変更方式 | |
| JPH0831050B2 (ja) | 系切替方式 | |
| JPS6356720A (ja) | デイスク制御装置 | |
| JPS60251443A (ja) | プログラマブルコントロ−ラのバツクアツプ装置 | |
| JPH0385655A (ja) | 情報処理システム | |
| JPS61221941A (ja) | プログラマブルコントロ−ラのバツクアツプ装置 | |
| JPH0267038A (ja) | 分散形交換システムの制御方式 | |
| JPS61167245A (ja) | 予備切替方式 | |
| JPH029368B2 (ja) | ||
| JPS6043951A (ja) | 予備切替通知方法 | |
| JPS61224757A (ja) | 通信制御装置切換制御方式 | |
| JPH1131032A (ja) | 接続切り替え装置 |