JPS62254256A - 共通バス情報履歴記録方式 - Google Patents
共通バス情報履歴記録方式Info
- Publication number
- JPS62254256A JPS62254256A JP61087574A JP8757486A JPS62254256A JP S62254256 A JPS62254256 A JP S62254256A JP 61087574 A JP61087574 A JP 61087574A JP 8757486 A JP8757486 A JP 8757486A JP S62254256 A JPS62254256 A JP S62254256A
- Authority
- JP
- Japan
- Prior art keywords
- information
- circuit
- bus
- time
- common bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
- Bus Control (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は共通バス情報履歴記録方式に関し、特に情報処
理装置における共通バス上のＣＰＬＪ （中央処理装置
）、メモリ、ｌ１０（入出力装置）間の情報通信の履歴
を記録する共通バス情報履歴記録方式に関するものであ
る。
理装置における共通バス上のＣＰＬＪ （中央処理装置
）、メモリ、ｌ１０（入出力装置）間の情報通信の履歴
を記録する共通バス情報履歴記録方式に関するものであ
る。
従ＩＬ酒
従来、この種の情報記録方式は、記録用メモリの１番地
に対して１バスサイクルを対応させ、バスサイクルが発
生した時点でこのバスサイクルをモニタして当該メモリ
内に書込むようになっている。バスサイクルはいわゆる
非同期的に発生するものであるから、各バスサイクル相
互間の時間関係や一定時間内にバスサイクルが何回発生
したかということを知ることはできない。
に対して１バスサイクルを対応させ、バスサイクルが発
生した時点でこのバスサイクルをモニタして当該メモリ
内に書込むようになっている。バスサイクルはいわゆる
非同期的に発生するものであるから、各バスサイクル相
互間の時間関係や一定時間内にバスサイクルが何回発生
したかということを知ることはできない。
このように、従来の共通バス情報履歴記録方式では、非
同期で発生するバスサイクルの情報を、それが生じた時
点で記録するのみであるから、記録された情報相互間の
時間関係が全く不明であるという欠点がある。
同期で発生するバスサイクルの情報を、それが生じた時
点で記録するのみであるから、記録された情報相互間の
時間関係が全く不明であるという欠点がある。
発明の目的
本発明の目的は記録されたバス情報の時間関係を知るこ
とが可能な共通バス情報履歴記録方式を提供することで
ある。
とが可能な共通バス情報履歴記録方式を提供することで
ある。
発明の構成
本発明による共通バス情報履歴記録方式は、共通バス上
の情報を記録するバス情報メモリ部と、一定時間間隔毎
にその時の時間に対応した時間情報を記録する時間情報
メモリ部とを設け、前記バス情報メモリ部に記録された
バス情報と前記時間情報メモリ部に記録された時間情報
とが互いに関連づけられる様に各情報のメモリ部におけ
る記録アドレス位置を制御するようにしたことを特徴と
している。
の情報を記録するバス情報メモリ部と、一定時間間隔毎
にその時の時間に対応した時間情報を記録する時間情報
メモリ部とを設け、前記バス情報メモリ部に記録された
バス情報と前記時間情報メモリ部に記録された時間情報
とが互いに関連づけられる様に各情報のメモリ部におけ
る記録アドレス位置を制御するようにしたことを特徴と
している。
１皇３
以下、図面を用いて本発明の詳細な説明する。
第１図は本発明の実施例のブロック図である。
図において、共通バス１１上のバス情報はバスインタフ
ェース１にて取込まれて制御回路２及びデータレジスタ
３へ供給される。データレジスタ３において、制御回路
２からのクロックにより当該バス情報が一時格納され、
この格納情報はバス情報記録用のメモリ８内の所定番地
に記録されることになる。
ェース１にて取込まれて制御回路２及びデータレジスタ
３へ供給される。データレジスタ３において、制御回路
２からのクロックにより当該バス情報が一時格納され、
この格納情報はバス情報記録用のメモリ８内の所定番地
に記録されることになる。
時計回路４が設けられており、この時計回路の時間計数
出力が時間間隔選択回路５にて分周され、所望の時間間
隔に設定されて同期回路６へ入力される。同期回路６の
他入力には制御回路２の出力が供給されており、この制
御回路２の出力はバス情報がバスインタフェース１へ取
込まれたときのタイミングを示すバス情報発生タイミン
グ情報であるものとする。
出力が時間間隔選択回路５にて分周され、所望の時間間
隔に設定されて同期回路６へ入力される。同期回路６の
他入力には制御回路２の出力が供給されており、この制
御回路２の出力はバス情報がバスインタフェース１へ取
込まれたときのタイミングを示すバス情報発生タイミン
グ情報であるものとする。
この同期回路６において、共通バス上のバス情報と時間
間隔選択回路５による時間情報とが同期して生じたこと
が検知され、この検知情報によりアドレス制御回路７の
アドレスが制御される。このアドレスによりメモリ８．
９の書込み位置が決定される。同期回路６を経た時間情
報はメモリ９へ記録される。
間隔選択回路５による時間情報とが同期して生じたこと
が検知され、この検知情報によりアドレス制御回路７の
アドレスが制御される。このアドレスによりメモリ８．
９の書込み位置が決定される。同期回路６を経た時間情
報はメモリ９へ記録される。
共通バス上の情報はすべてバスインタフェース１を通し
てデータレジスタ３に一時記憶されてメモリ８に記録さ
れるが、このとき共通バス上のデータは逐一アドレス制
御回路７によりメモリアドレスが更新されるように制御
される。
てデータレジスタ３に一時記憶されてメモリ８に記録さ
れるが、このとき共通バス上のデータは逐一アドレス制
御回路７によりメモリアドレスが更新されるように制御
される。
一方、時計回路４は一定間隔のパルスを出力し、時間間
隔選択回路５が持っているカウンタにより分周される。
隔選択回路５が持っているカウンタにより分周される。
時間間隔選択回路５は内部の時間選択スイッチとセレク
タ、とにより選択された一定の時間間隔のパルスを出力
する。例えば、時間回路４の出力が１マイクロ秒の時間
間隔のパルスであったとき、時間間隔選択回路５の出力
は２マイクロ秒、４マイクロ秒、８マイクロ秒などの間
隔のいづれかを得ることができる。時間間隔選択回路５
の出力パルスは同期回路６で共通バスからの情報と同期
をとる。すなわち、共通バス情報が入力されたとき、時
間間隔回路５の出力パルスが入力されたならば、メモリ
８及び９の同じアドレスに共通バス情報と時間間隔情報
とを夫々記録する。
タ、とにより選択された一定の時間間隔のパルスを出力
する。例えば、時間回路４の出力が１マイクロ秒の時間
間隔のパルスであったとき、時間間隔選択回路５の出力
は２マイクロ秒、４マイクロ秒、８マイクロ秒などの間
隔のいづれかを得ることができる。時間間隔選択回路５
の出力パルスは同期回路６で共通バスからの情報と同期
をとる。すなわち、共通バス情報が入力されたとき、時
間間隔回路５の出力パルスが入力されたならば、メモリ
８及び９の同じアドレスに共通バス情報と時間間隔情報
とを夫々記録する。
共通バス情報と時間間隔選択回路５の出力パルスとが時
間的に一致せず得られた場合、夫々メモリ８及び９の別
のアドレスに記録する。
間的に一致せず得られた場合、夫々メモリ８及び９の別
のアドレスに記録する。
第２図は第１図に示した本発明の実施例による共通バス
情報履歴記録装置１１０（図ではモニタと略している）
が接続されるデータ処理装置を示すもので、共通バス１
１には、当該モニタ１０の他にＣＰＵ１２、メインメモ
リ１３及びｌ１０１４が夫々に接続されている。
情報履歴記録装置１１０（図ではモニタと略している）
が接続されるデータ処理装置を示すもので、共通バス１
１には、当該モニタ１０の他にＣＰＵ１２、メインメモ
リ１３及びｌ１０１４が夫々に接続されている。
発明の効果
叙上の如く、本発明によれば、共通バス情報以外に時間
情報をもメモリに記録することにより、非同期的に発生
する共通バス情報が一定の時間間隔内において発生した
回数を極めて容易に知ることができ、よって情報処理装
置の障害時におけるデータ解析や性能解析等をなすこと
が可能となるという効果がある。
情報をもメモリに記録することにより、非同期的に発生
する共通バス情報が一定の時間間隔内において発生した
回数を極めて容易に知ることができ、よって情報処理装
置の障害時におけるデータ解析や性能解析等をなすこと
が可能となるという効果がある。
第１図は本発明の実施例のブロック図、第２図は本発明
が適用される情報処理装置のシステムブロック図である
。 主要部分の符号の説明 ４・・・・・・時計回路 ６・・・・・・同期回路
が適用される情報処理装置のシステムブロック図である
。 主要部分の符号の説明 ４・・・・・・時計回路 ６・・・・・・同期回路
Claims (1)
- 共通バス上の情報を記録するバス情報メモリ部と、一定
時間間隔毎にその時の時間に対応した時間情報を記録す
る時間情報メモリ部とを設け、前記バス情報メモリ部に
記録されたバス情報と前記時間情報メモリ部に記録され
た時間情報とが互いに関連づけられる様に各情報のメモ
リ部における記録アドレス位置を制御するようにしたこ
とを特徴とする共通バス情報履歴記録方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61087574A JPS62254256A (ja) | 1986-04-16 | 1986-04-16 | 共通バス情報履歴記録方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61087574A JPS62254256A (ja) | 1986-04-16 | 1986-04-16 | 共通バス情報履歴記録方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62254256A true JPS62254256A (ja) | 1987-11-06 |
Family
ID=13918771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61087574A Pending JPS62254256A (ja) | 1986-04-16 | 1986-04-16 | 共通バス情報履歴記録方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62254256A (ja) |
-
1986
- 1986-04-16 JP JP61087574A patent/JPS62254256A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2524473B2 (ja) | デ―タ処理システム、周辺サブシステム及びこれらの動作方法 | |
| JP3209776B2 (ja) | エミュレーション装置とそれに使用するマイクロコントローラ | |
| US4835728A (en) | Deterministic clock control apparatus for a data processing system | |
| GB1462690A (en) | Computer comprising three data processors | |
| JPH0511329B2 (ja) | ||
| JPH0721769B2 (ja) | マイクロプロセッサの冗長構成による機能監視方式 | |
| US5513338A (en) | Apparatus for tracing activity on a bus of an in-circuit emulator | |
| JP2711111B2 (ja) | データ処理装置、計測方法及び制御方法 | |
| JPS62254256A (ja) | 共通バス情報履歴記録方式 | |
| SU1661762A1 (ru) | Устройство микропрограммного управлени | |
| RU1805467C (ru) | Устройство дл обслуживани запросов | |
| SU1416995A1 (ru) | Устройство дл контрол цифровых блоков | |
| SU1469505A1 (ru) | Устройство дл отладки программ | |
| JP3472123B2 (ja) | シーケンスコントローラ | |
| SU1183972A1 (ru) | Устройство дл имитации отказов дискретной аппаратуры | |
| SU1377858A1 (ru) | Устройство дл регистрации неисправностей | |
| JPH02192315A (ja) | パルス発生装置 | |
| JP2990111B2 (ja) | タイマ回路 | |
| SU1108453A1 (ru) | Устройство дл функционально-динамического контрол логических схем | |
| JPH04106637A (ja) | ストール検出回路 | |
| SU1019468A1 (ru) | Устройство дл моделировани систем группового числового программного управлени | |
| JPH02178745A (ja) | シングルチップマイクロコンピュータ | |
| JPH04232537A (ja) | トレースシステム | |
| JPH0289300A (ja) | 半導体メモリ素子 | |
| JPS63282510A (ja) | 時刻同期化方式 |