JPS6225480A - デイザ−させられるレ−ザ角速度センサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （利用分野〕 本発明はレーザ角速度センサに関するものでら９、とく
に、それらのセンサに固有のロックイン効果を避けるた
めにディザ−バイアスを用いるレーザ角速度センサに関
するものである。

〔従来技術とその問題点〕

リングレーザ角速度センサの挙動は当業者により良く理
解てれている。そのようなセンサに固有の現象は、互い
に逆の向きに伝わるレーザビームが共通の振動数に固定
しようとする「Ｊツクインとして知られている現象であ
る。ロックイン現象により誤差が生じその誤差によシ航
行装置は悪影響を受ける。

ロックインの影響を避け、または小さくするために、本
願出願人が所有する米国特許第３，３７３．６５０号明
細書に記載されているようなディザ−技術によりレーザ
角速度センサ全バイアスできる。通常ディザ−と呼ばれ
ているバイアス技術は電気光学的技術および機械的な技
術を含む各種のやり方で行うことができる。それらのバ
イアス技術は、互いに逆向きに伝わるレーザビームの挙
、動に直接作用するから、センサの読出し信号には速度
情報信号ばかりでなく、センサのバイアスに直接関連す
る信号成分が含まれる。このことは、読出し装置がセン
サに直接とりつけられていても（ブｒｆｆツクとりつけ
）、前記米国特許明細書に示されているようにセンサか
ら離れて設けられていても（ケースと９つけ）、本当で
ある。ディザ−による読出し信号における信号の寄与分
のことをここではディザ−信号成分と呼ぶことにする。

低ノイズ航行装置の場合には、制御の諸問題を避けるた
めに、読出し信号中のディザ−信号成分を最小にするか
、除去せねばならない。′ ディザ−信号成分を除去する従来の解決技術にはノツチ
フィルタが含まれる。しかし、そのようなノツチフィル
タは、制御ループの安定度に影響を及ぼすことがある利
得および移相の擾乱を生ずる。望ましい解決技術は、デ
ィザ−信号成分にほぼ等しい修正信号を発生することに
よシ、ディザ−信号成分を除去することである。この解
決技術が米国特許第４　、３４４　、７０６号明細書に
開示されている。この米国特許明細書には、ディザ−回
転の時計回り成分と逆時計回り成分をトラッキングする
トラッキング回路を使用することが記載されている。そ
れらのディザ−成分は、センサの互いに逆向きに伝わる
レーザビームに応答する通常の読出し信号から差し引か
れ、それにより修正された読出し信号を得る。

〔発明の概要〕 ディザ−させられたりングレーザ角速度センサの読出し
信号は、閉ルーズディザー信号除去技術の一部を構成す
る信号組合わせ回路により処理きれる。その信号組合わ
せ回路の出力が、リングレーザセンサに加えられたディ
ザ−の関数として変調式れ、それから修正信号を制御す
るために利用てれる。信号組合わせ回路は読出し信号と
１＄正信号を組合わせて、ディザ−信号成分がほとんど
ない出力信号を生ずる。

〔実施例〕

以下、図面を参照して本発明の詳細な説明する。

まず、前記米国特許明細書に示でれているのに類似する
リングレーザ角速度センサが示嘔れている第１図を参照
する。センサ１０はブロック１２にとりつけられた読出
し機構１１を含む。ブロック１２は互いに逆向きに伝わ
るレーザビームの伝播路を形成する。読出し機構１１は
互いに逆向きに伝わるレーザビームの一部に応答して、
後で詳しく説明するように、ビームの振動数の差を表す
信号を生ずる。センサ１０には前記したディザ−すなわ
ちバイアスを与えるディザ−駆動信号も与えられる。た
とえば、前記米国特許に示妊れているように、センサ１
０を回転ディザ−させることができる。圧電素子がとり
つけられているディザ−ばねが曲げられてブロック１２
を回転ディザ−させる。更に、センサに与えられた実際
のディザ−に直接関連する信号［Ｒ−１として示てれて
いる出力信号１５を発生するために、ばねに圧電素子を
とりつけることもできる。その圧電出力信号「Ｒ」は「
ディザ−・ピンクオフ信号１と呼ばれることもおる。こ
こではその信号のことを、センサに加えられたディザ−
に関連する位相と振幅を有するディザ−基準信号と呼ぶ
ことにする。そのディザ−基準信号は、選択したディザ
−技術（光学的または機械的）に応じて各種の技術によ
り得ることができる。

ファラデー・セルなどを含む電気光学的バイアス装置を
記述するためには、第１図に類似する図が適切であるこ
とに注意すべきでおる。

読出し機構１１は、互いに逆向きに伝わる各レーザビー
ムの一部を組合わせて干渉パターンを発生する手段を一
般に含む。読出し機構１１は、干渉パターンに応答して
、受けた干渉しまパターンの強嘔を示す出力信号を発生
する少くとも１つの光検出器も通常含む。光検出器の出
力信号は、光検出器に入射するしまの変化数を数えるた
めに処理でれる信号とすることができる。

良く知られているように、干渉しまの動く向き、すなわ
ち、センサの回転する向きを決定するためには１個の光
検出器の出力信号では不十分である。

したがって、回転の向きを示す信号を得るためには別の
手段を要求てれる。角速度および回転角情報を決定する
ためには、少くとも１つの光検出器信号と向きの信号を
得るだけで十分である。第１図に９いて、信号１３は、
後の信号処理によりセンサの回転を指示および決定する
ために十分な任意の１つまたはそれ以上の信号である。

ここでは検出器信号すなわち読出し信号は一連のパルス
でろって、積分（カウント）嘔れた時に、任、碌の時刻
におけるセンサの角度回転を示す信号を与え、しま変化
の変化率はセンサの回転速度を示す信号を与える。後で
詳しく説明する実施例においては、信号１３はたとえば
一対の信号でちり、そのうちの一方の信号は１つの向き
のセンサ回転を示す一連のパルスであ）、他方の信号は
別の向きのセンサ回転を示す一連のパルスである。それ
らのパルスは別々にカウントてれ、差が回転の向きを示
す。別のやり方は、一連のパルスを有する１本の信号線
を有することで、それらのパルスは、センサの回転の向
きを示す信号により制御されるアップ／ダウンカウンタ
により制御される。もちろん、信号１３の所期の機能を
達成するために種々のやυ方がちる。しかし、どのよう
なやり方においても信号１３はディザ−信号成分を含む
。

互いに逆向きに伝わるレーザビームの機械的または光学
的なバイアスは光検出器に入射するしまの変化の数と変
化率に直接形ｊするから、読出し信号に直接影浮する。

したがって、覗奈妊れる回転速度と回転角は、ディザ−
信号成分にもとづくディザ−によυ直接影＃芒れる。

第１図に示す装置は、センザｊｚ出し信号からディザ−
信号成分を除去し、ディザ−によるティザ−信号成分の
ほとんどないセンサ出力信号を得るだめの閉ループ装置
を提供するものでるる。第１図にはセンサ読出し信号と
、記号Ｅで示されている１さ正信号を組合わせる（３号
組合わせ器１００が示でれている。信号組合わせ器１０
０の出力は、後で説明するように、センサ出力信号とし
て定義すれ、信号Ｂとして示でれている。信号Ｂは読出
し信号と１６正信号の差全表し、それによりディザ−信
号成分がほぼ除去されたセンサ出力信号を与える。

信号組合わせ器１００は、読み出し信号１３から信号Ｅ
を差し引くように引痺機能を実行する。

同ル］復調器１１０と積分器１２０および信号特徴づけ
手段１３０を含む＋ｉ’ｊｒ正信号器正信号器官０５合
わせ器１００の出力が与えられる、１逢正信号器１０５
は信号組合わせ器１００に組合わでれて、読出し信号中
のディザ−成分にほぼ等しい修正信号を発生する負帰遣
閉ループ制御装置を構成する。そうすると、セ／すの出
力信号中にはセンサのティザ−による信号成分はほとん
どない。

センサ出力信号Ｂは誤差信号器１０４に与えら几る。こ
の誤差信号器１０４は同期復調器１１０金含み、この同
期復調器の第２の入力端子には、センサのディザ−すな
わちバイアスを表す大きさと位相を有するディザ−基準
信号Ｒが与えられる。同期復調器１１０は、信号Ｂに含
まｌ、ているディザ−信号成分を表す出力信号「Ｃ」を
生ずる。その出力信号Ｃ１′ｉ積分器１２０により積分
てれ、その積分器の出力信号りは信号特徴づけ器１３０
へ与えられる。

信号特徴づけ器１３０は、積分５１２０により与えられ
る利得制御信号りに従って、ディザ−基準信号Ｒに関す
る嬉正信号Ｅを発生する。その利得制御信号りは１３号
Ｅと信号Ｒの関係を制研１する。

第１図に示すように、センサ信号Ｂ中にディザ−信号成
分がほとんどないように、本発明は謬正信号Ｅとディザ
−基準信号凡の関係を目動的に調整する。同期復調器１
１０は、ディザ−基＃信号と同相であるセンサ出力１ｇ
号Ｂ中のディザ−信号成分の太きでに等しいｔｉｉ値を
有するノイズの多い信号Ｃを発生する。これは、センサ
出力信号Ｂがディザ−基準信号に対して位相が異なると
、貝である。同期復調器の出力は非常に高い利得の積分
器１２０により積分される。その積分器は選択てれた時
定数を有する。頃分器はノイズを除去し、［定常］信号
を発生する。その定常信号は、１δ正信号Ｅと入力ディ
ザ−基準信号Ｒの関係を調節するだめに、信号特徴づけ
器１３０へ与えられる。それの最も簡単な態様において
は、信号特徴づけ器１３０は、読出し信号に含まれてい
る特徴のような特徴を有するディザ−基準信号をほぼ再
生するために、信号りにより決定てれる利得を有する増
幅器／乗算器として機能する。閉ループ動作においては
、信号Ｅが読出し信号１３中のディザ−信号成分にほぼ
等しくなるまで、信号Ｅは変化を続ける。

第２図〜第７図は第１図に示てれている本発明の装置を
一層詳しく示すものである。第２図を参照して、回転振
動でせられるセンサ１０は出力ディザ−信号２０２を発
生する。その出力ディザ−信号はバッファ・信号調整器
２０４へ与えられる。このバッファ・信号調整器２０４
は出力２０６を加算回路２０８の１つの入力端子へ与え
られる。この加算回路の出力はディザ−基準信号Ｒであ
る。加算回路２０８の第２の入力端へは位相制御回路２
１０の出力が与えられる。この位相制御回路２１０は位
相制御電圧信号Ｙに応答して信号Ｒの位相を調整する。

位相制御回路２１０は四象限（ｆｏｕｒ　ｑｕａｄｒａ
ｎｔ）アナログの乗算器２１２を含み、このアナログ乗
算器は入力端子ＸとＹへ与えられた入力の積を出力とし
て発生する。入力端子Ｘに与えられる入力は、抵抗器２
１４とコンデンサ２１６で構成堰れた９０度移相回路を
通じて与えられるバッファ信号調整器２０４の出力でち
る。乗算器２）２の出力２２０は加算回路２０８の第２
の入力端子へ与えられる。動作時には、乗算器２１２の
入力端子Ｙに与えられる位相制御電圧は、ディザ−基準
信号Ｒの位相をプラスマイナス２０度のオーダーで調整
できる。

ディザ−基準信号Ｒは自乗回路２２２を通じてフェーズ
ロックループ回路２２４へ与えられる。このフェーズロ
ックドループ回路２２４は、位相が互いに９０度異なυ
、ディザ−基準信号Ｒに周波数がロックでれる一対の信
号Ｄ９．Ｄｌを線２２６　、２２８に生ずる。第２図に
は信号Ｒ，Ｄｌ、Ｄ、のタイミング波形図も示されてい
る。

信号Ｒの時間微分はセンサ１０の回転ディザ−の向きを
表す。したがって、信号Ｒとは位相が９０変異なる信号
り、は回転ディザ−の回転の向きを表す。

回路装置２５０Ａは、センサ読出し信号中のディザ−信
号成分を最小にするように駆動する制御信号を発生する
第１図に示す制御信号器１０４を形成する復調器１１０
と積分器１２０の詳細を示す。回路装置２５０Ａは排他
的オアゲート２５２と、Ｄ形７リツブフロツプ２５４と
、アップ／ダウ７カウンタ２５６と、デジタル−アナロ
グ（Ｄ／Ａ　）変換器２５８とを含む。排他的オアゲー
ト２５２は入力信号Ｄ９とセンサ出力信号ＳＮを受ける
。信号ＳＮは、たとえばセンサ１０の逆時計回、９　（
ＣＣＷ）の動きを示すパルス流である。排他的オアゲー
ト２５２の出力はフリップフロップ２５４のＤ入力端子
へ与えられる。そのフリップフロップの出力はカウンタ
２５６のアップ／ダウン制御入力端子へ与えられる。

５ＭＨｚの同期クロック信号２６０がフリップフロップ
２５４とカウンタ２５６および後で説明する他の回路部
品へ与えられる。カウンタ２５６のデジタル出力がデジ
タル／アナログ変換器２５８へ与えられる。

このＤ／Ａ変換器２５８は出力信号りを線２６５に与え
る。図示のように、Ｄ／Ａ変換器２５８の出力信号２６
５はカウンタ２５６の上位ビットのいくつかのデジタル
値を表す。このようにして、非常に長い積分器時定数が
得られる。

回路装置２５０Ｂは回路装置ＩＸｔ２ｓＯＡに類似の回
路装置でちる。回路部［２５０Ｂは排他的オアゲート２
γ２と、Ｄ形りリップ７０ツブ２γ４と、アップ／ダウ
ンカウンタ２７６と、Ｄ／Ａ変換器２７８とを含む。

このＤ／Ａ変換器２７８は出力信号Ｙを線２８０に生ず
る。排他的オアグー）　２７２が入力ＳＮと同相のディ
ザ−基準信号Ｄｉ　に応答することを除き、回路装置２
５０Ｂは回路装置２５０Ａに類似する。出力信号Ｙは位
相バイアス制御信号である。

第３図は第１図の修正信号特徴づけ器１３０のブロック
図である。この図に示されている全てのフリップフロッ
プはＤ形であシ、各フリップフロップは共通のクロック
信号によりクロックされるととに注意すべきである。第
３図において、ディザ−基準信号Ｒは比較器３０２へ与
えられる。比較器３０２の出力端子はフリップフロップ
３０４と３０５に与えられる。

比較器３０２は、それの正入力端子に与えられた信号Ｒ
と、それの負入力端子に与えられたアナログ基準信号Ａ
との比較の結果に依存した出力を生ずる。フリップフロ
ップ３０４は、信号Ｒがアナログ基準信号Ａより犬さい
時に、一連のアップカウントパルスすなわちクロックさ
れる出力パルスを常に発生する。同様にして、ディザ−
基準信号Ｒがアナログ基準信号Ａより小さい時に、一連
のクロッつてれる出力パルスを常に生ずる。

フリップフコツブ３０４のＱ出力はアップ／ダウンカウ
ンタ３１０のアップ入力端子へ与えられ、フリップフロ
ップ３０５のＱ出力端子はカウンタ３１０のダウン入力
端子に接Ｗｅｂれる。カウンタ３１０としては、たとえ
ばＬＳ　Ｉ　９３または５Ｎ７４１９３のような同期し
て動作でせられる複数の４ビツトアツプ／ダウンカウン
タで秤、成できる。カウンタ３１０のカウントのデジタ
ル表現はＤ／Ａ変１Ａ器３１５へ与えられる。このＤ／
Ａ変換器は線３１８にアナログ基準信号Ａを生ずる。Ｄ
／Ａ変換器３１５としてはアナログ・デバイセス（Ａｎ
ａｌｏｇＤｅｖｉｃｅｓ）　社により製造場れたＤＡＣ
−０６Ｄ／Ａ変換器を丈用できる。Ｄ／Ａ変換器３１５
は基準入力端子３１６にＤ／Ａ変換器２５８（第２図）
から信号りを線２６５を介して受ける。

後で詳しく説明するように、Ｄ／′Ａ変慎器３１５の基
準入力はデジタル入力とアナログ出力電圧の関係を制御
する。

カウンタ３１０の最下位ビットＣ３，と、最下位の次の
ビットＣ１が線３１７と３１９をそれぞれ介して、フリ
ップフロップ３２１　、３２２　、３２３　、３２４と
、排他的オアゲート３２６，３２８，３３０．３３２と
、ナントゲート３３４゜３３６と、インバータ３３８と
を含むゲート回路３２０へ与えられる。フリップフロッ
プ３２１　ト３２２　Ｈバッファとして機能する。フリ
ップフロップ３２１゜３２２へ与えられた入力Ｃ８とＣ
７の状態がフリップフロップ３２３，３２４へそれぞれ
与えられる。排Ｘｊｂ的オアケ−ト３２６と３２８はフ
リップフロップ３２３゜３２４のそれぞれのＤ信号とＱ
信号を比較する。排他的オアゲート３３０はフリップフ
ロップ３２３のＤ入力端子と排他的オアゲート３２８の
出力を比・咬する。排他的オアゲートはフリップフロッ
プ３２３のＱ出力と排他的オアゲート３２８の出力を比
較する。

ナントゲート３２４は排他的オアゲート３３０，３２６
の出力に刑してナンド操作を行い、ナントゲート３２６
は排他的オアゲート３２６．３３２の出力に対してナン
ド機能を行う。ナントゲート３３４の出力はインバータ
３３４を通じて送られる。このインバータは出力ＵＰを
出力線３４０へ与える。ナントゲート３３６は信号ＤＮ
を信号線３４２へ与える。

修正信号特徴づけ器１３０はディザ−信号Ｒと利得制御
信号りに応答して修正信号ｔＪＰとＤＮを発生する。後
で詳しく説明するように、それらの修正信号は溌出し信
号中のディザ−信号成分にほぼ等し、い。

ビットＣｎとＣ１ば、１１−００　遷移を除き１だけ増
加まＡ−は残少するように定められた２】ｆも数である
ことに庄ｊＱｉすべきである。更に、２進数Ｃ１とＣ８
はカウンタ３１０のアップカウントで増加し、時計ｔｊ
’ｉ　ｉ’、ｌ・ｌｃ’ｒＶ＋、リデイザー回転に７４
応するものとじて定義される。

第４図には第１゛図に示す１況出し機構１１の詳しいブ
ロック図が示されている。前記したように、干渉し１変
化のカウントは回転角を示す。それらのカウントは、干
渉しまパターンの強さに応答する光検出器を利用するこ
とにより得られる。しかし、光検出器の（ｌＪｌ）定の
みでは回転の向きの指示は得られない。したがって、ブ
コック１２の外側の干渉しまパターン４００に応答する
ように、−刈の光検出器４０１ａと４０１ｂが一役に用
いられる。それらの光検出器は、互いに直角位相の出力
信号を発生するように、干渉しまパターンに刈して位置
埒せられる。それらの信号から回転の向きを決ンｖ１′
きる。更に、第、１図に示すように、単一カウントの場
合より高い分解油を得ることができる。第４図において
、１つの向きの回転に対していず肚か一方の光検出器に
入射する干渉しまパターンの各４分の１にス１して１個
のパルス？発生する第１の読出し信号Ｐを元生するよう
に、かつ第２のｒｉｉ］傷の回転に？Ｉ　して光検出器
に入射する十歩じ１パターンの各４分の１に対して１個
のパルスを発生する第２の読出し信号Ｎを発生するよう
に、互いに１ｎ角位相の読出し信号が処理きれる。ここ
に、パルスＰはセンサの時計まわり（ＣＷ）回転に対し
て生じ、パルスＮはセンサの逆時計まわり（ＣＣＷ）回
転に対して生ずる。

各光検出器４０１ａ、４０１ｂの出力は自乗回路４０２
＆。

４０２ｂへそれぞれ与えられて、位相が直角の読出し信
号４０３，４０４にそれぞれなる。それらの信号４０３
゜４０４はフリップフロッグ４０６，４０８のデジタル
入力端子りへそれぞれ与えられる。フリップフロップ４
０６．４０８のＱ出力は排他的オアゲート４１０へ与え
られ、この排他的オアゲートの出力はフリップフロップ
４１２のＤ入力端子へ与えられる。フリップフロップ４
０８のＱ出力はフリップフロップ４１４のＤ入力端子へ
も与えられる。

位相が互いに９０度Ａｌる信号４０３，４０４が排他的
オアゲート４１０により２ピツト２進数すなわち一対の
信号に変侯され、それらの信号はフリップフロップ４１
２，４１４のＤ入力端子へ与えられることに注意すべき
である。排他的オアグー　ト４１６はフリップフロッグ
４１２のＤ入力とＱ出力を比較し、排他的オアゲート４
１８はフリップフロップ４１４のＤ入力とＱ出力を比較
する。排他的オアゲート４２０は排他的オアゲート４１
８の出力とフリップフロップ４１２のＤ入力を比較し、
排他的オアゲルト４２２は排他的オアゲート４１８の出
力とフリップ７０ツブ４１２のＱ出力を比較する。ナン
トゲート４２４は排他的オアゲート４２０．４１６の出
力に対してナンド操作を行い、ナントゲート４２６は排
他的オアゲート４１６と４２２の出力に対してナンド操
作を行う。

第４図の真理値表に示すように、時計回りの向＠　（Ｃ
Ｗ）は、信号４０１が最下位ビットと考えられ、信号４
０２の最上位ビットと考えられ、それら一対のビットの
２進値が増大する時に識別芒れる。同様に、逆時計回り
（ＣＣＷ）の向きは２進値が減少する時に識別される。

クロックパルスが与えられた時にフリップ７０ツブ４１
２と４１４のＤ入力とＱ出力が同じであれば、出力信号
Ｐは高レベル状）川であり、出力信号Ｎは低レベル状態
である。センサがＣＷＯ向きに回転している時は、２進
ビツトの値が増加するにつれて、各遷移状態に対して高
−低一高となる出力パルスが信号線４３０へ与えられる
。一方、ＣＱＶ回転の場合には、２進数の値が減少する
につれて低−高一低となる出力パルスが信号線４３２に
与えられる。したがって、第４図の回路は、第１の向き
の回転を示し、ＣＷＯ向きの屓性回転とディザ−回転に
関連するパルスを有する第１の１ｆｆｌ出し信号Ｐを生
ずる読出し回路装置である。同様に、この読出し回路装
置は、第２の向きの回転をも示し、第２の向きの慣性回
転とディザ−回転に関連するパルスを有する第２の読出
し信号Ｎを発生する。

第４図に示す読出し回路装置は２つの信号Ｐ。

Ｎを発生する。センサの回転の向きと速度を周知のやり
方で決定するだめに、それらの信号ＰとＮは処理される
。しかし、所期の機能を得るために、適切な向きの指示
とロジックのゲート制御に１つの信号を使用できること
も認めるべきである。また、信号ＰとＮは互いに排他的
であることも認めるべきである。

第５図には第１図に示されている信号組合わせ器１００
の詳しいブロック図が示されている。前記のようにデジ
タル技術すなわちパルス技術が採用でれるものと仮定す
ると、後で説明するように信号組合わせ器１００はほぼ
パルス減算器である。信号組合わせ器１００は４ビツト
加算器５０１．５０２と、４ビツト保持器５０３と、４
ビツト比較器５０４と、４ビツトカウンタ５０５と、排
他的オアゲート５１０〜５１４と、フリップフロップ５
２０，５２１と、ナントゲート５３０〜５３２と、イン
バータ５４０〜５４３と、アントゲ−）　５５０とを含
む。排他的オアゲート５１０は信号ＵＰとＰを比較して
出力を加算器５０１の入力端子Ａ１へ与える。排他的オ
アゲート５１１は信号ＤＮとＮを比較し、出力を加算器
５０１の入力端子Ｂ１へ与える。アンドゲート５５０は
信号口とＰに対してアンド操作を行い、出力を加算器５
０１の入力端子Ａ２へ与える。ナントゲート５３０は入
力信号ＤＮとＮを受け、加算器５０１０入力端子Ｂ２゜
Ｂ３．Ｂ４へ出力を与える。加算器５８１０入力端子Ａ
３゜Ａ４は接地でれる。加算器５０１の出力Ｅ１〜Ｅ４
は加算器５０２の入力端千人１〜Ａ４へそれぞれ与えら
れる。加算器５０２の出力端子Ｅ１〜Ｅ４はクロックさ
れる保持器５０３０入力端子Ｄ１〜Ｄ４へそれぞれ与え
られる。保持器５０３の出力端子Ｑ１〜Ｑ４は加算器５
０２の入力端子Ｂ１〜Ｂ４へそれぞれ与えられる。加算
器５０２と５０３の接続は、加算器５０２０Ｂ入力端子
へ与えられる信号が、１クロツクサイクルだけ遅延させ
られた加−ｑ器５０２のＥ出力端子に生ずる出力である
。

保持器５０３の出力Ｑ１　、Ｑ２．Ｑ３　が、比較器５
０４の入力端子Ｐ１．Ｐ２．Ｐ３へそれぞれ与えられる
。４ビツトカウンタ５０５の出力が比較器５０４の入力
端子Ｑ１〜Ｑ４へ与えられる。ここに、ＱｌとＰｌは最
下位ビットである。排他的オアゲート５１３はカウンタ
５０５のＱ４　ビットと′保持器５０３のＱ４出力を比
較する。排他的オアゲート５１３の出力は排他的オアゲ
ート５１２の１つの入力端子に与えられる。排他的オア
ゲート５１２の他の入力端子へは保持器５０３のＱ４出
力が与えられる。排他的オアゲート５１２の出力は比較
器５０４のＰ４入力端子へ与えられる。この比較器５０
４の出力は出力線５０５へ与えられ、Ｐ入力端子へ与え
られる２ａ値がＱ入力の２進値より大きい時に、その出
力は常に高レベルである。排他的オアゲート５１４は比
較器５０４の出力を排他的オアゲート５１３の出力と比
較し、出力をアップ／ダウンカウンタ５０５の入力端子
とフリップフロップ５２１のＤ入力端子へ直接与え、か
つインバータ５４０の入力端子へ与えられる。

各７リツプフロツブ５２０　、５２１にクリヤ信号がナ
ントゲート５３１　、５３２を介して与えられる。各ナ
ンドグー）　５３１，５３２の１つの入力端子にはフリ
ップフロップ５２０　、５２１のＱ出力が与えられ、ク
ロック信号ＣＬＫがインバータ５４１を介して別の入力
端子へ与えられる。フリップフロップ５２０のＱ出力は
インバータ５４２の入力端子へ与えられ、ディザ−信号
成分がほとんどない信号Ｎに対応するセンサ信号ＳＮを
与える。同様に、フリップフロップ５２１のＱ出力がイ
ンバータ５４３の入力端子へ与えられ、ディザ−信号成
分がほとんどない信号Ｐに対応する信号ｓｐを与える。

信号ＳＮは第２図に示すように排他的オアゲート５５２
へ与えられる。

次に信号組合せ器１００の動作を説明する。信号ＰとＮ
は干渉しまパターンの動きにより発生でれるパルスであ
るセンサ読出し信号である。信号ＰのパルスはＣＷＯ向
きの慣性回転とディザ−回転によるＣＷＯ向きの回転に
対応する。同様に、信号ＰはＣＷの向きの慣性回転とデ
ィザ−回転によるＣＷの向きの回転に対応する。修正信
号ＵＰとＤＮは、慣性回転がない時に、信号ＰとＮに等
しくすることを意図する信号である。信号組合せ器１０
０の機能は、修正信号ＤＮと罪によシ発生された擬似デ
ィザ−パルスを差し引き、かつ読出し信号ＰとＮからそ
れらを差し引くことである。

次に、発明の詳細な説明の項の末尾に記載の第１表〜第
３表を参照する。

第１表に示す真理値表は信号組合せ器１００の所期の機
能を示すものである。論理値ＰとＮは向きＣＷとＣＣＷ
に対応するセンサパルスを表す。論理値罪と開はＣＷと
ＣＣＷの擬似ディザ−回転に対応する擬似ディザ−パル
スを表す。第１表に示する。（上で説明した実際の回路
ではこれはあてはまらない。）更に、信号線ＰとＮにお
ける信号パルスは相互に排他的であり、このことは信号
線ＤＮとＵＰにおける信号パルスもそうでおることを理
解すべきである。第１表に示す真理値表は、パルスＤＮ
が存在すると同時に信号パルスが存在するものとすると
、信号ＳＰは正味２個のパルスを発生することを示す。

このことは、信号ＰがＣＷの向きで、出力パルスを与え
ると同時に、ディザ−の向きが逆の向きであることを考
えることにより理解できる。

第２表は、第１表の真理値表に従って起こり得る出力カ
ウントの５つの可能性に対応する４ビツト２進数を定め
る。

第３表には加算器５０１の４ビツト出力の真理値表を示
す。第３表のＰ、Ｎ、ＵＰ、ＤＮについての論理値は、
図に示されている論理に一致するように、第１表の場合
と比較して調整されている。たとえば、定常（無回転）
状態は、信号ＰとＤＮが高レベルで、信号ＮとＵＰが低
状態であるような状態でおる。第３表に示す真理値表か
ら、第１表の真理値表と比較して符号が反転しているこ
とがわかる。たとえば、ＰとＤＮの論理パルスにより加
算器５０１は２の補数の−２が発生されることになる。

しかし、第５図に示す信号組合せ器１００は、加算器５
０１の２の補数出力により、適切な論理反転のためにＳ
Ｐ信号線に２個のパルスを生ずるようなものである。

次に、第５図に示す回路のセンサ信号ＳＮとｓｐを得る
だめの動作を簡単に説明する。加算器５０１の出力は、
第３表に示す真理値表に従って、第２の加算器５０２へ
与えられる。この第２の加算器５０２は保持器５０３の
ば力を加え合わせる。保持器５０３の出力は下記のよう
なコンピュータ表現をほぼ形成する。

Ｂ＝Ｂ＋Ａ したがって、保持器５０３の出力は、加算器５０１への
入力により支配される全てのカウントの連続表現を表す
。比較器５０４へのＰ入力の値は、カウンタ５０５がカ
ウントアツプするか、カウントダウンするかを決定する
。たとえば、２進値ＰがＱより大きいとすると、カウン
タ５０５はそれの出力がＱに等しくなるまでカウントア
ツプする。このカウンタをカウントアツプさせた信号と
同じ信号が、ｓｐ出力信号線に、保持器５２１を通じて
送られるパルスをＳＰ出力信号線に持たせるためにも利
用てれる。

信号Ｐが信号Ｑに等しい時に、加算器５０１の出力が全
部Ｏであると仮定すると、カウンタ５０５の出力が、高
レベル状態と低レベル状態の間でトグルする排他的オア
ゲート５１４の状態により駆動でれるから、カウンタ５
０５はトグルアップおよびトグルダウンする。とのトグ
ル動作により信号線ＳＮとＳＰにパルスがクロック速度
で交互に与えられる。信号Ｐが加算器５０１の出力の関
数として減少または増加するまで、そのトグル動作は続
けられる。このようにして、信号線ＳＮとＳＰに交互に
与えられるパルスは、加算器５０１への入力に従ってい
ずれかの信号線へ与えられる。

次に、第１図〜第５図および第１表〜第３表に示す本発
明の実施例の動作について説明する。第６図は第２図の
加算器２０８の出力端子からのディザ−基準信号Ｒと、
第４図に示されている読出し信号Ｐ、Ｎと、第３図に示
す修正信号罪とＯＮとのタイミング図を示す。

センサの慣性入力回転が零である場合について考えるこ
とにする。その場合には、出力信号ＰとＮば、ディザ−
基準信号Ｒにより表されるディザ−による回転のみを聚
す。第６図においては、ＣＷＯ向きはディザ−基準信号
Ｒが上昇する時でおると定められ、ＣＣＷＯ向きはディ
ザ−基準信号Ｒが下降する時でおると定められている。

修正信号Ｅが完全でおると、出力信号ＰとＵＰに含まれ
るパルスの数は等しい。同様に、信号ＮとＤＮに含まれ
るパルスの数は等しい。それらの状況においては、信号
ＳＰとＳＮに含まれている出力パルスは第７図の領域５
８９に示されているような出力パルスに類似する。すな
わち、各クロックパルス（ＣＬＲ）に対して、出力パル
スは信号ＳＰとＳＮにおいて交番する。センサ回転の電
子回路（図示せず）はセンサ出力信号ＳＮの各パルスを
カウントアツプし、センサ出力信号ＳＰの各パルスに対
してカウントダウンして、正味のパルスカウントは零と
なって、慣性回転がないことを示す。

るる程度のＣＷ慣性回転がおる場合には、信号組合せ器
１００（第５図）は第７図の領域５９０に示烙れている
のに類似する出力パルスを含む出力信号を発生する。す
なわち、信号ｓｐに含まれるパルスの数は信号ＳＮに含
まれるパルスより＋２の値だけこえる。回転を決定する
センサ信号プロセッサは正味の＋２個のパルスを実現し
て、対応する回転角度の変化を示す。

上記の例は、信号ＳＮとＳＰに含まれているパルスが、
回転の大きさを決定するためにどのようにして用いられ
るかを示すものである。以下の説明は、読出し信号Ｐと
Ｎからディザ−成分を除去するために十分であるように
修正信号Ｅを維持し、ディザ−信号成分をほとんど有し
ないセンサ信号ＳＮとＳＰを得る閉ループ動作について
のものである。簡単にいえば、閉ループ動作は、（ｉ）
ディザ−基準信号から得られて、ディザ−の向きを表す
信号り、によりセンサ出力信号ＳＮを復調し、（１１）
復調された出力を、ｔｆｔ分し、（＋ｉｉ）修正信号Ｅ
を決定するバイアス制御を制御の平衡が達成するまで調
整することである。

最初に、第６図に示すような平衡中の状況について考え
てみる。信号ＳＮ　（第５図、）は、フリップフロップ
２５４を含む同期復調器を形成する排他的オアグー）　
２５２　（第２図）へ与えられる。信号ＳＮのパルスが
１個おきのクロックパルスに対して存在する場合には、
フリップフロップ２５４のＱ出力の符号が各クロックサ
イクルごとに変化する。

したがって、カウンタ２５６のアップ／ダウン入力制御
が交番する。したがって、カウンタ２５６の値と、信号
線２６５上の利得制御出力の値と、信号りとの値は一定
のままである。よって、「Ａ変換器３１５（第３図）の
バイアス制御は一定のままで、修正信号罪とＤＮは前と
同様に保たれる。この状況においては、修正信号Ｅはセ
ンサへのディザ−人力に真にロックされ、平衡が達成さ
れると考えることができる。

ここで、慣性回転がなく、信号Ｅが入力信号より不妊い
状況について考える。この状況においては、信号ＳＮ　
、！：　ＳＰは各クロックサイクルに対してもはや交番
しない。それよりもＣＣＷの向きに対応して信号り、が
低レベルの時に一連のＳＮ信号パルスが存在し、信号り
、が高レベル（ＣＷＯ向き）の時にはＳＮ信号パルスは
存在しない。それらの２つの状況において、カウンタ２
５６は第２図の真理値表に示すようにカウントアツプす
る。

カウンタ２５６のカウント値が増加するにつれて、利得
制御出力信号りが大きくなって、Ｄ／Ａ変換器３１５の
バイアス制御を増大式せる。そうするとＤ／′Ａ変換器
３１５のアナログ出力電圧とデジタル入力電圧の比が高
くなる。また、信号り、が低レベルの間の信号ＳＮ中の
パルスの数が減少し、信号Ｄｑが高レベルの間の信号Ｓ
Ｎ中のパルスの数が増加するように、信号組合せ器１０
０は機能する。

平衡状態が達成でれるまでその動作は続けられる。

平衡状態が達成されると、カウンタ２５６はアップカウ
ント動作とダウンカウント動作を振動的に反復して平衡
状態を維持する。平衡状態においては、出力信号ＳＮと
ＳＰに含まれるパルスは有効であって、ディザ−成分は
除去される。

最後に、ＣＷ慣性回転があり、修正信号がディザ−のた
めに信号ＰとＮに含まれているパルスの数に正確に一致
する状況について考えることＫする。その状況に一部い
ては、信号ＳＰ中に含まれる慣性回転にもとづくパルス
の数は、ディザ−サイクルの動きに対して非常に少い。

したがって、回転にもとづく正味の正パルスはディザ−
サイクルの両方の半分、すなわち、ＣＷＯ向きとα藩の
向きに起る。それらの状況においては、第１図の排他的
オアゲート２５２により部分的に形成されている同期復
調器が、第２図の真理値表に示されているように、入力
信号Ｄ９の状態の各変化に対してアップ／ダウ７カウン
タ２５６の制御を反転する。

したがって、アップ／ダウンカウンタは平均して信号Ｄ
ｑによりトグルする。したがって、利得制御出力信号り
はほぼ安定状態を保つ。

以上説明した本発明の装置により、どのようなディザ−
信号成分も含まないセンサ出力信号を発生する負滞還制
御信号を構成する。修正信号がセンサ出力信号中のディ
ザ−信号成分の関数として発生嘔れる。その修正信号は
通常の読出し信号から差し引かれて、ディザ−運動によ
るディザ−信号成分が除去嘔れたセンサ出力信号を生ず
る。

ディザ−基準信号Ｒは、ディザ−のために信号ＰとＮに
含まれる実際に起るパルスの寄与と同相でないことがあ
ることを理解すべきでろる。これは、第６図において固
定でれている信号ＰとＮを維持しつつ、基準信号Ｒを左
または右に動かすことに等しい。信号Ｒと実際の読出し
出力信号Ｐ。

Ｎどの位相差の影響を避けるために、前記したように自
動位相制御器を装置に付加できる。これが第２図にとく
に示されている。回路装置２５０Ｂは、回路装置２５０
Ａと同様に、同期復調と積分を行う。

しかし、回路装置２５０Ｂにおいては、排他的オアゲー
ト２７２は信号ＳＮとＤｌを比較する。信号Ｄｉはディ
ザ−基準信号Ｒとほぼ同相であるから、出力カウンタ２
７６の値は信号ＳＮとＳＰに含まれているパルスの数の
差を示す。変換器２８０の出力２８０は回路装置２１０
の乗算器２１２のＹ入力端子へ与えられる。変換器２７
８の出力が増大または減少するにつれて、信号ＳＮとＳ
Ｐに含まれているパルスの数が等しくなるまで、ディザ
−基準信号凡の位相を進ませ、または遅らせることがで
きる。両方のパルスの数が等しいということは、信号Ｎ
とＰに含まれているディザ−信号成分にディザ−基準信
号Ｒが真に同相でおることを示す。

したがって、第２図〜第５図に示す回路は修正信号Ｅを
決定するための自動利得制御と、自動位相制御の両方を
示すものである。修正された読出し信号ＳＮ　（！：　
ＳＰを得るために修正信号Ｅを読出し信号ＮとＰから差
し引くことができる。それらの信号ＳＮとＳＰを処理し
てセンサの回転角と回転速度についての情報を得ること
ができる。

以上、リングレーザ角速度センサについて本発明の詳細
な説明したが１本発明の装置は、互いに逆向きに伝わる
一対の彼を内部に含む閉ループ路を有する任意のそのよ
うなセンサに使用できることを理解すべきでおる。本発
明のディザ−成分除去装置は、通常のセンサ読出し信号
中のディザ−信号成分に直接関係する犬ｔ−ｇと位相を
有する１ωω信号を発生する原理を別々に、または組合
わせて適用するように、修正された読出し信号に応答し
て動作する。

本発明を好適な実施例について説明したが、特許請求の
範囲において定められる本発明の要旨に含まれる他の実
施例も存在することを理解すべきである。とくに、種々
の機能を実行するだめに組合わせることができる広い範
囲のアナログ回路およびデジタル回路がある。更に、第
２図〜第５図に示す装置は、マイクロプロセッサまたは
マイクロコンピュータなどにより、少くとも一部を組合
わすことができることを理解すべきである。

好適な実施例の閉ループ修正技術は、信号線ｓｐとＳＮ
の両方ではなくていずれかに、各クロックパルスごとに
パルスが存在するように、クロック信号に同期された２
本のセンサ出力信号線ＳＮとＳＰを利用する。したがっ
て、正味のパルスカウントは ５Ｐ−８Ｎ＝回転角 である。しかし、先に述べたように、本発明の要旨を逸
脱することなしに、１本の信号組と１つの向きを使用す
ることもできる。

信号ＰとＮはクロック信号に同期していないが、信号Ｓ
Ｎとｓｐはクロック信号に同期していることを認めるべ
きである。したがって、本発明の閉ループディザ−成分
除去装置は非同期動作を用いて実胞できるが、ディザ−
成分を除去された新しい第１表 加算器出力 第３表

【図面の簡単な説明】

第１図はリングレーザ読出し信号からデイザーイ５号成
分を除去する閉ルーズ制御装置を示す概略ブロック図、
第２図〜第５図は第１図のブロック図を詳しく示すプ０
ツク図、第６図および第７回は第２図〜第５図の回路の
時間的な挙動を示すタイミング図である。 １０・・・・センサ、１１・・・・読出し機構、１００
・・・・信号組合わせ器、１０５・・・・修正信号器、
１１０・・・・同期復調器、１２０・・・・積分器、１
３０・・・・特徴づけ信号器、３０２・・・・比較器、
３１０・・・・アップ／ダウンカウンタ、３１５・・・
・Ｄ／Ａ変換器。

Claims (2)

【特許請求の範囲】
1. （１）ディザーさせられるレーザ角速度センサであつて
   、 センサの回転に関連する振動数を有し、閉ループ路に沿
   つて互いに逆向きに伝わる波を発生する手段と、 前記波の少くとも一方の波の振動数をディザーさせる手
   段と、 前記ディザーに関連する位相と大きさを有するディザー
   基準信号を発生する第１の信号手段と、前記波に応答し
   て、前記センサの回転を示し、かつ前記ディザーに基づ
   く信号成分を含む少くとも１つの読出し信号を発生する
   読出し手段と、前記読出し信号を少くとも１つの修正信
   号に組合わせて、前記読出し信号と前記修正信号の差を
   特徴づける少くとも１つのセンサ出力信号を発生する第
   ２の信号手段と、 前記センサ出力信号および前記ディザー基準信号に作用
   して、前記読出し信号中の前記信号成分にほぼ等しい前
   記修正信号を発生する修正信号手段と を備えることを特徴とするディザーさせられるレーザ角
   速度センサ。
2. （２）回転ディザーさせられるリングレーザ角速度セン
   サであつて、 このセンサの回転速度に関連する振動数を有し、閉じた
   ループ路に沿つて互いに逆向きに伝わる波を発生する手
   段と、 少くとも一方の前記波の振動数をディザーさせる手段と
   、 前記ディザーに関連する位相と大きさを有するディザー
   基準信号を発生する手段と、 前記波に応答して、前記ディザーによる信号成分を含み
   、第１の向きへの前記センサの回転を示す第１の読出し
   信号と、前記ディザーによる信号成分を含み、第２の向
   きへの前記センサの回転を示す第２の読出し信号とを発
   生する読出し手段と、第１の向きにおける前記ディザー
   による前記第１の読出し信号中の前記ディザー信号成分
   を特徴づける第１のディザー修正信号と、第２の向きに
   おける前記ディザーによる前記第２の読出し信号中の前
   記ディザー信号成分を特徴づける第２のディザー修正信
   号とを前記ディザー基準信号の関数として発生する特徴
   づけ信号手段と、 前記第１のディザー修正信号と、前記第２のディザー修
   正信号と、前記第１の読出し信号と、前記第２の読出し
   信号とを組合わせ、前記第１の読出し信号と前記第１の
   修正信号の差を特徴とする第１のセンサ出力信号と、前
   記第２の読出し信号と前記第２の修正信号の差を特徴と
   する第２のセンサ出力信号とを発生する手段と、 前記第１のセンサ出力信号を前記ディザー基準信号の関
   数として復調し、前記第１のセンサ出力信号中のディザ
   ー信号成分を更小へ向けて駆動する制御信号を得る制御
   信号手段と を備え、前記修正信号手段は、前記制御信号に応答して
   、前記ディザー基準信号と前記第１および第２のディザ
   ー修正信号との関係を調整する手段を有することを特徴
   とする回転ディザーさせられるリングレーザ角速度セン
   サ。