JPH0993045A - 位相周波数検出回路 - Google Patents

位相周波数検出回路

Info

Publication number
JPH0993045A
JPH0993045A JP7273424A JP27342495A JPH0993045A JP H0993045 A JPH0993045 A JP H0993045A JP 7273424 A JP7273424 A JP 7273424A JP 27342495 A JP27342495 A JP 27342495A JP H0993045 A JPH0993045 A JP H0993045A
Authority
JP
Japan
Prior art keywords
phase
outputs
frequency
voltage
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7273424A
Other languages
English (en)
Inventor
Noriyuki Tomono
紀之 伴野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ando Electric Co Ltd
Original Assignee
Ando Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ando Electric Co Ltd filed Critical Ando Electric Co Ltd
Priority to JP7273424A priority Critical patent/JPH0993045A/ja
Priority to US08/721,053 priority patent/US5739709A/en
Publication of JPH0993045A publication Critical patent/JPH0993045A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D13/00—Circuits for comparing the phase or frequency of two mutually-independent oscillations
    • H03D13/003—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

(57)【要約】 【課題】 入力位相差が零付近の直線性を向上した位相
周波数検出回路を提供する。 【解決手段】 基準位相１１ａと参照位相１２ａの差で
ある入力位相差１ｂに比例する位相誤差信号１ａを出力
する位相周波数比較器１と、信号１ａを積分して制御電
圧３ａを出力する積分回路３と、基準位相１１ａを反転
して反転基準位相７ａを出力する反転回路７と、位相７
ａの周波数を分周して分周基準位相８ａを出力する分周
器８と、位相１２ａを分周して分周参照位相９ａを出力
する分周器９と、位相８ａと位相９ａを入力して位相誤
差信号２ａを出力する位相周波数比較器２と、信号２ａ
を積分して分周制御電圧４ａを出力する積分回路４と、
制御電圧３ａと分周制御電圧４ａを入力してオフセット
電圧５ａを生成するオフセット電圧生成回路５と、分周
制御電圧４ａにオフセット電圧５ａを加え、出力電圧６
ａを出力するオフセット付加回路６とを備える。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は位相周波数検出回
路、たとえば位相同期回路や角度変調位相同期回路に適
用される位相周波数検出回路についてのものである。
【０００２】
【従来の技術】次に、従来技術による位相周波数検出回
路の構成を図７により説明する。図７に示すように、位
相周波数検出回路は位相周波数比較器１と積分回路３に
より構成される。位相周波数比較器１は基準位相１１ａ
と参照位相１２ａを入力し、両者の差である入力位相差
に比例する位相誤差信号１ａを出力する。積分回路３は
位相誤差信号１ａを積分して制御電圧３ａを出力する。
【０００３】位相周波数検出回路の入出力特性を図８に
より説明する。図８の横軸は入力位相差１ｂ、縦軸は制
御電圧３ａ、θ１は制御電圧３ａが零となる入力位相差
１ｂが零付近の範囲、Ｖ２は制御電圧３ａの最大値であ
る。θ１は一般に不感帯と呼ばれ、微小範囲である。
【０００４】入力位相差１ｂは、＋πradや−πradの点
において、不連続点となり、＋πrad や−πrad を越え
ると＋πrad から−πrad の範囲の特性を繰り返す。不
連続点の間隔は２πrad となっているが、一般的な値で
あって任意の値で構わない。また、制御電圧３ａの最小
値は−Ｖ２であり、最大値と逆符号の値である。
【０００５】入力位相差１ｂが＋πrad から−πrad の
範囲において、制御電圧３ａは入力位相差１ｂに基本的
に比例するが、θ１の範囲では制御電圧３ａが零とな
り、入力位相差１ｂを検出できない。θ１の範囲は位相
周波数比較器１の動作可能周波数によって制限されてい
る。
【０００６】次に、従来技術の位相周波数検出回路の一
つの適用例として、位相同期回路の構成を図９により説
明する。図９の１１は独立発振器、１２は従属発振器で
あり、他の構成要素は、図７と同じである。
【０００７】独立発振器１１は一定の周波数で発振して
おり、位相周波数比較器１に基準位相１１ａを与える。
従属発振器１２は制御電圧３ａに発振周波数を制御さ
れ、参照位相１２ａを出力すると共に位相周波数比較器
１に入力する。制御電圧３ａは、独立発振器１１の出力
する基準位相１１ａと従属発振器１２の出力する参照位
相１２ａを等しくする電圧である。
【０００８】基準位相１１ａと参照位相１２ａが等しく
なり、位相同期状態になると、入力位相差１ｂは零とな
り、制御電圧３ａも零になる。たとえば、参照位相１２
ａが揺らぎ、入力位相差１ｂが正または負にθ１の範囲
で揺らいでも、制御電圧３ａは零のままで入力位相差１
ｂを検出できない。このため、従属発振器１２の出力す
る参照位相１２ａのジッタが多い。
【０００９】次に、従来技術の位相周波数検出回路の別
の適用例として、角度変調位相同期回路の構成を図１０
により説明する。１３は角度変調用発振器、１４は加算
回路であり、その他の構成要素は図９と同じである。
【００１０】角度変調用発振器１３は変調信号１３ａを
出力する。加算回路１４は変調信号１３ａと制御電圧３
ａを加算し、加算電圧１４ａを出力する。その他の構成
要素の動作は図９の説明と同じである。
【００１１】位相同期回路の適用例と同じく、従属発振
器１２の出力する参照位相１２ａのジッタが多い。従属
発振器１２は変調信号１３ａにより、周波数変調あるい
は位相変調の角度変調を受ける。変調信号１３ａによ
り、入力位相差１ｂは正または負に変化するが、θ１の
範囲で直線性が悪いため、変調歪みが発生する。
【００１２】
【発明が解決しようとする課題】しかし、従来技術によ
る位相周波数検出回路の構成では、入力位相差１ｂが＋
πrad から−πrad の範囲において、θ１の範囲では制
御電圧３ａが零となり、入力位相差１ｂを検出できない
という問題があった。このため、たとえば従来技術にお
ける位相周波数検出回路を位相同期回路に適用した場合
に、たとえば参照位相１２ａが揺らぎ、入力位相差１ｂ
が正または負にθ１の範囲で揺らいでも、制御電圧３ａ
は零のままで入力位相差１ｂを検出できず、従属発振器
１２の出力する参照位相１２ａのジッタが多いという問
題が発生した。また、従来技術における位相周波数検出
回路を角度変調位相同期回路に適用した場合でも、同様
にジッタが多く、θ１の範囲での直線性が悪いために変
調歪みが発生するという問題が生じた。
【００１３】この発明は、入力位相差が零付近の直線性
を向上した位相周波数検出回路を提供することを目的と
し、ジッタを低減した位相同期回路や、ジッタの低減お
よび変調歪みをなくす角度変調位相同期回路を提供する
ことを目的とする。
【００１４】
【課題を解決するための手段】この目的を達成するた
め、この発明では、基準位相１１ａと参照位相１２ａを
入力し、両者の差である入力位相差に比例する位相誤差
信号１ａを出力する位相周波数比較器１と、位相誤差信
号１ａを積分し、制御電圧３ａを出力する積分回路３
と、基準位相１１ａを位相反転し、反転基準位相７ａを
出力する反転回路７と、反転基準位相７ａを入力し、周
波数を分周し、分周基準位相８ａを出力する分周器８
と、参照位相１２ａを入力し、周波数を分周し、分周参
照位相９ａを出力する分周器９と、分周基準位相８ａと
分周参照位相９ａを入力し、両者の差である入力位相差
に比例する位相誤差信号２ａを出力する位相周波数比較
器２と、位相誤差信号２ａを積分し、分周制御電圧４ａ
を出力する積分回路４と、制御電圧３ａと分周制御電圧
４ａを入力し、オフセット電圧５ａを生成するオフセッ
ト電圧生成回路５と、分周制御電圧４ａにオフセット電
圧５ａを加え、出力電圧６ａを出力するオフセット付加
回路６とを備える。
【００１５】また、この発明によれば基準位相１１ａと
参照位相１２ａを入力し、両者の差である入力位相差に
比例する位相誤差信号１ａを出力する位相周波数比較器
１と、位相誤差信号１ａを積分し、制御電圧３ａを出力
する積分回路３と、基準位相１１ａを位相反転し、反転
基準位相７ａを出力する反転回路７と、反転基準位相７
ａを入力し、周波数を分周し、分周基準位相８ａを出力
する分周器８と、参照位相１２ａを入力し、周波数を分
周し、分周参照位相９ａを出力する分周器９と、分周基
準位相８ａと分周参照位相９ａを入力し、両者の差であ
る入力位相差に比例する位相誤差信号２ａを出力する位
相周波数比較器２と、位相誤差信号２ａを積分し、分周
制御電圧４ａを出力する積分回路４と、制御電圧３ａと
分周制御電圧４ａを入力し、オフセット電圧５ａに変換
するオフセット電圧生成回路５と、分周制御電圧４ａに
オフセット電圧５ａを加え、出力電圧６ａを出力するオ
フセット付加回路６と、オフセット付加回路６の出力電
圧６ａを入力することによって発振周波数が制御される
参照位相１２ａを出力する従属発振器１２とを有する。
【００１６】また、この発明によれば、基準位相１１ａ
と参照位相１２ａを入力し、両者の差である入力位相差
に比例する位相誤差信号１ａを出力する位相周波数比較
器１と、位相誤差信号１ａを積分し、制御電圧３ａを出
力する積分回路３と、基準位相１１ａを位相反転し、反
転基準位相７ａを出力する反転回路７と、反転基準位相
７ａを入力し、周波数を分周し、分周基準位相８ａを出
力する分周器８と、参照位相１２ａを入力し、周波数を
分周し、分周参照位相９ａを出力する分周器９と、分周
基準位相８ａと分周参照位相９ａを入力し、両者の差で
ある入力位相差に比例する位相誤差信号２ａを出力する
位相周波数比較器２と、位相誤差信号２ａを積分し、分
周制御電圧４ａを出力する積分回路４と、制御電圧３ａ
と分周制御電圧４ａを入力し、オフセット電圧５ａに変
換するオフセット電圧生成回路５と、分周制御電圧４ａ
にオフセット電圧５ａを加え、出力電圧６ａを出力する
オフセット付加回路６と、変調信号１３ａを出力する角
度変調用発振器１３と、オフセット付加回路６から出力
電圧６ａを、角度変調用発振器１３から変調信号１３ａ
を入力し、これらを加算した加算電圧１４ａを出力する
加算回路１４と、変調信号１３ａにより周波数変調や位
相変調の角度変調を受ける参照位相１２ａを出力する従
属発振器１２とを有する。
【００１７】
【発明の実施の形態】次にこの発明による位相周波数検
出回路の実施の形態を詳細に説明する。図１はこの発明
による位相周波数検出回路の構成図であり、２は位相周
波数比較器、４は積分回路、５はオフセット電圧生成回
路、６はオフセット付加回路、７は反転回路、８は分周
器、９は分周器であり、他の構成要素は図７と同じであ
る。
【００１８】位相周波数比較器１は基準位相１１ａと参
照位相１２ａを入力し、両者の差である入力位相差１ｂ
に比例する位相誤差信号１ａを出力する。積分回路３は
位相誤差信号１ａを積分し、制御電圧３ａを出力する。
反転回路７は基準位相１１ａを位相反転し、反転基準位
相７ａを出力する。分周器８は反転基準位相７ａを入力
し、周波数を分周し、分周基準位相８ａを出力する。分
周器９は参照位相１２ａを入力し、周波数を分周し、分
周参照位相９ａを出力する。
【００１９】位相周波数比較器２は分周基準位相８ａと
分周参照位相９ａを入力し、両者の差である入力位相差
に比例する位相誤差信号２ａを出力する。積分回路４は
位相誤差信号２ａを積分し、分周制御電圧４ａを出力す
る。オフセット電圧生成回路５は制御電圧３ａと分周制
御電圧４ａを入力し、オフセット電圧５ａを生成する。
オフセット付加回路６は分周制御電圧４ａにオフセット
電圧５ａを加え、出力電圧６ａを出力する。
【００２０】図２は入力位相差１ｂと制御電圧３ａ、分
周制御電圧４ａの特性を示したものである。図２のＶ１
は入力位相差１ｂが２πrad のときの分周制御電圧４ａ
の値、Ｖ２は入力位相差１ｂが３πrad のときの分周制
御電圧４ａの値、θ１は制御電圧３ａが零となる入力位
相差１ｂが零付近の範囲、θ２は分周制御電圧４ａが零
となる入力位相差１ｂがπrad 付近の範囲である。θ１
とθ２は不感帯と呼ばれ、微小範囲である。Ｖ１の値は
Ｖ２の値の約半分である。
【００２１】分周制御電圧４ａの最小値は最大値の逆符
号になり−Ｖ２である。制御電圧３ａの最大値は分周制
御電圧４ａの最大値と等しくＶ２である。また、制御電
圧３ａの最小値は分周制御電圧４ａの最小値と等しく−
Ｖ２である。制御電圧３ａは、図８で示した特性と同じ
である。
【００２２】分周制御電圧４ａは、反転回路７で位相反
転するため、入力位相差１ｂを横軸とすると、制御電圧
３ａから横軸のプラス方向にπrad 平行移動し、さら
に、位相周波数比較器２に入力する位相を分周器８と分
周器９で２分周するため、比例特性の範囲が２倍にな
る。
【００２３】図３は入力位相差１ｂと出力電圧６ａの関
係を示したものである。図３のθ２は図２と同じであ
る。オフセット電圧生成回路５は、制御電圧３ａの値か
ら分周制御電圧４ａの値を減算する。結果が正ならばオ
フセット電圧５ａの値をプラス方向にＶ１として出力す
る。また、結果が負ならばオフセット電圧５ａの値をマ
イナス方向にＶ１として出力する。オフセット電圧５ａ
は、入力位相差１ｂが−πrad からπrad までの範囲で
Ｖ１、入力位相差１ｂがπrad から３πrad までの範囲
で−Ｖ１になる。
【００２４】オフセット付加回路６は分周制御電圧４ａ
とオフセット電圧５ａを加算してＡ倍に増幅して出力電
圧６ａを出力する。Ａは任意の実数値である。
【００２５】出力電圧６ａの最大値はＡ×（Ｖ２−Ｖ
１）、最小値は−Ａ×（Ｖ２−Ｖ１）になる。θ２の範
囲の出力電圧６ａはＡ×Ｖ１や−Ａ×Ｖ１となり、最大
値より少し小さく、最小値より少し大きいが、θ２が微
小な範囲であるため、θ２の範囲でも最大値や最小値と
みなすことができる。
【００２６】出力電圧６ａは不感帯がπrad の位置にあ
るため、入力位相差１ｂが零付近で比例特性となり、直
線性が向上する。Ｖ１の値はＶ２の値の約半分のため、
Ａを２とすると、出力電圧６ａの最大値は約Ｖ２、最小
値は約−Ｖ２であり、位相差の検出感度の劣化を防ぐこ
とができる。
【００２７】図４は図１に示した位相周波数検出回路の
応用例である。図４の１０は増幅器であり、その他の構
成要素は図１と同じである。
【００２８】増幅器１０は分周制御電圧４ａをＢ倍に増
幅し、増幅出力電圧１０ａを出力する。増幅出力電圧１
０ａは図２の分周制御電圧４ａを縦軸方向にＢ倍に増幅
したものとなり、最大値がＢ×Ｖ２、最小値が−Ｂ×Ｖ
２になる。入力位相差１ｂが２πrad のときの増幅出力
電圧１０ａの値もＢ×Ｖ１になる。Ｂは任意の実数値で
ある。
【００２９】オフセット電圧５ａは、入力位相差１ｂが
−πrad からπrad までの範囲でＢ×Ｖ１、入力位相差
１ｂがπrad から３πrad までの範囲で−Ｂ×Ｖ１にな
る。
【００３０】図３の入出力特性は、出力電圧６ａが縦軸
方向にＢ倍になり、最大値がＡ×Ｂ×（Ｖ２−Ｖ１）、
最小値が−Ａ×Ｂ×（Ｖ２−Ｖ１）になる。オフセット
付加回路６でＡ倍に増幅せず、増幅器１０でＢ倍に増幅
する、すなわち、増幅度Ａを１、Ｂを２とすれば、位相
差の検出感度の劣化を防ぐことができる。
【００３１】図５は図１に示した位相周波数検出回路を
位相同期回路に適用した実施の形態を示す構成図であ
る。図５の１１は独立発振器、１２は従属発振器であ
り、その他の構成要素は図１と同じである。
【００３２】独立発振器１１は一定の周波数で発振して
おり、位相周波数比較器１と反転回路７に基準位相１１
ａを与える。従属発振器１２は出力電圧６ａに発振周波
数を制御され、参照位相１２ａを出力すると共に位相周
波数比較器１と分周器９に入力する。出力電圧６ａは、
独立発振器１１の出力する基準位相１１ａと従属発振器
１２の出力する参照位相１２ａを等しくする電圧であ
る。
【００３３】基準位相１１ａと参照位相１２ａが等しく
なり、位相同期状態になると、入力位相差１ｂは零とな
り、出力電圧６ａも零になる。たとえば、参照位相１２
ａが揺らぎ、入力位相差１ｂが正または負に揺らいで
も、出力電圧６ａは比例特性上にあり、入力位相差１ｂ
を検出できる。このため、従属発振器１２の出力する参
照位相１２ａのジッタが低減する。
【００３４】図６は図１に示した位相周波数検出回路を
角度変調位相同期回路に適用した実施の形態を示す構成
図である。図６の１３は角度変調用発振器、１４は加算
回路であり、その他の構成要素は図５と同じである。
【００３５】角度変調用発振器１３は変調信号１３ａを
出力する。加算回路１４は変調信号１３ａと出力電圧６
ａを加算し、加算電圧１４ａを出力する。その他の構成
要素の動作は図５の説明と同じである。
【００３６】基準位相１１ａと参照位相１２ａが等しく
なり、位相同期状態になると、入力位相差１ｂは零とな
り、出力電圧６ａも零になる。たとえば、参照位相１２
ａが揺らぎ、入力位相差１ｂが正または負に揺らいで
も、出力電圧６ａは比例特性上にあり、入力位相差１ｂ
を検出できる。このため、従属発振器１２の出力する参
照位相１２ａのジッタが低減する。
【００３７】従属発振器１２は変調信号１３ａにより、
周波数変調あるいは位相変調の角度変調を受ける。変調
信号１３ａにより、入力位相１ｂは正または負に変化す
るが、比例特性上のため、変調歪みは発生しない。
【００３８】なお、図５に示した位相同期回路や図６に
示した角度変調位相同期回路では、図１に示した位相周
波数検出回路を適用したが、図４に示した位相周波数検
出回路を位相同期回路や角度変調位相同期回路に適用し
ても良い。
【００３９】
【発明の効果】この発明によれば、入力位相差が零付近
で比例特性となるため、たとえば位相同期回路や角度変
調位相同期回路に応用したとき、位相同期回路ではジッ
タを低減し、角度変調位相同期回路ではジッタの低減だ
けでなく変調歪みをなくすことができる。
【図面の簡単な説明】
【図１】この発明による位相周波数検出回路の実施の形
態を示す構成図である。
【図２】図１の制御電圧特性を示す図である。
【図３】図１の入出力特性を示す図である。
【図４】図１の位相周波数検出回路の応用例を示す構成
図である。
【図５】図１の位相周波数検出回路を位相同期回路に適
用したときの構成図である。
【図６】図１の位相周波数検出回路を角度変調位相同期
回路に適用したときの構成図である。
【図７】従来技術における位相周波数検出回路の構成図
である。
【図８】図７の入出力特性を示す図である。
【図９】図７の位相周波数検出回路を位相同期回路に適
用したときの構成図である。
【図１０】図７の相周波数検出回路を角度変調位相同期
回路に適用したときの構成図である。
【符号の説明】
１・２ 位相周波数比較器 ３・４ 積分回路 ５ オフセット電圧生成回路 ６ オフセット付加回路 ７ 反転回路 ８・９ 分周器 １０ 増幅器 １１ 独立発振器 １２ 従属発振器 １３ 角度変調用発振器 １４ 加算回路

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 基準位相(11a) と参照位相(12a) を入力
    し、両者の差である入力位相差に比例する位相誤差信号
    (1a)を出力する位相周波数比較器(1) と、 位相誤差信号(1a)を積分し、制御電圧(3a)を出力する積
    分回路(3) と、 基準位相(11a) を位相反転し、反転基準位相(7a)を出力
    する反転回路(7)と、 反転基準位相(7a)を入力し、周波数を分周し、分周基準
    位相(8a)を出力する分周器(8) と、 参照位相(12a) を入力し、周波数を分周し、分周参照位
    相(9a)を出力する分周器(9) と、 分周基準位相(8a)と分周参照位相(9a)を入力し、両者の
    差である入力位相差に比例する位相誤差信号(2a)を出力
    する位相周波数比較器(2) と、 位相誤差信号(2a)を積分し、分周制御電圧(4a)を出力す
    る積分回路(4) と、 制御電圧(3a)と分周制御電圧(4a)を入力し、オフセット
    電圧(5a)に変換するオフセット電圧生成回路(5) と、 分周制御電圧(4a)にオフセット電圧(5a)を加え、出力電
    圧(6a)を出力するオフセット付加回路(6) とを備えるこ
    とを特徴とする位相周波数検出回路。
  2. 【請求項２】 請求項１に記載の位相周波数検出回路に
    おいて、積分回路(4) より出力された分周制御電圧(4a)
    を増幅してオフセット電圧生成回路(5) に出力する増幅
    器(10)を備えることを特徴とする位相周波数検出回路。
  3. 【請求項３】 基準位相(11a) と参照位相(12a) を入力
    し、両者の差である入力位相差に比例する位相誤差信号
    (1a)を出力する位相周波数比較器(1) と、 位相誤差信号(1a)を積分し、制御電圧(3a)を出力する積
    分回路(3) と、 基準位相(11a) を位相反転し、反転基準位相(7a)を出力
    する反転回路(7) と、 反転基準位相(7a)を入力し、周波数を分周し、分周基準
    位相(8a)を出力する分周器(8) と、 参照位相(12a) を入力し、周波数を分周し、分周参照位
    相(9a)を出力する分周器(9) と、 分周基準位相(8a)と分周参照位相(9a)を入力し、両者の
    差である入力位相差に比例する位相誤差信号(2a)を出力
    する位相周波数比較器(2) と、 位相誤差信号(2a)を積分し、分周制御電圧(4a)を出力す
    る積分回路(4) と、 制御電圧(3a)と分周制御電圧(4a)を入力し、オフセット
    電圧(5a)に変換するオフセット電圧生成回路(5) と、 分周制御電圧(4a)にオフセット電圧(5a)を加え、出力電
    圧(6a)を出力するオフセット付加回路(6) と、 オフセット付加回路(6) の出力電圧(6a)を入力すること
    によって発振周波数が制御され、参照位相(12a) を出力
    する従属発振器(12)とを備えることを特徴とする位相同
    期回路。
  4. 【請求項４】 基準位相(11a) と参照位相(12a) を入力
    し、両者の差である入力位相差に比例する位相誤差信号
    (1a)を出力する位相周波数比較器(1) と、 位相誤差信号(1a)を積分し、制御電圧(3a)を出力する積
    分回路(3) と、 基準位相(11a) を位相反転し、反転基準位相(7a)を出力
    する反転回路(7) と、 反転基準位相(7a)を入力し、周波数を分周し、分周基準
    位相(8a)を出力する分周器(8) と、 参照位相(12a) を入力し、周波数を分周し、分周参照位
    相(9a)を出力する分周器(9) と、 分周基準位相(8a)と分周参照位相(9a)を入力し、両者の
    差である入力位相差に比例する位相誤差信号(2a)を出力
    する位相周波数比較器(2) と、 位相誤差信号(2a)を積分し、分周制御電圧(4a)を出力す
    る積分回路(4) と、 制御電圧(3a)と分周制御電圧(4a)を入力し、オフセット
    電圧(5a)に変換するオフセット電圧生成回路(5) と、 分周制御電圧(4a)にオフセット電圧(5a)を加え、出力電
    圧(6a)を出力するオフセット付加回路(6) と、 変調信号(13a) を出力する角度変調用発振器(13)と、 オフセット付加回路(6) から出力電圧(6a)を、角度変調
    用発振器(13)から変調信号(13a) を入力し、これらを加
    算した加算電圧(14a) を出力する加算回路(14)と、 変調信号(13a) により周波数変調や位相変調の角度変調
    を受ける参照位相(12a) を出力する従属発振器(12)とを
    備えることを特徴とする角度変調位相同期回路。
JP7273424A 1995-09-27 1995-09-27 位相周波数検出回路 Pending JPH0993045A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP7273424A JPH0993045A (ja) 1995-09-27 1995-09-27 位相周波数検出回路
US08/721,053 US5739709A (en) 1995-09-27 1996-09-26 Phase frequency detecting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7273424A JPH0993045A (ja) 1995-09-27 1995-09-27 位相周波数検出回路

Publications (1)

Publication Number Publication Date
JPH0993045A true JPH0993045A (ja) 1997-04-04

Family

ID=17527713

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7273424A Pending JPH0993045A (ja) 1995-09-27 1995-09-27 位相周波数検出回路

Country Status (2)

Country Link
US (1) US5739709A (ja)
JP (1) JPH0993045A (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6337589B1 (en) * 1997-09-11 2002-01-08 Mitsubishi Denki Kabushiki Kaisha Phase-lock loop with independent phase and frequency adjustments
US6310521B1 (en) 1999-12-23 2001-10-30 Cypress Semiconductor Corp. Reference-free clock generation and data recovery PLL
US6366135B1 (en) 1999-12-23 2002-04-02 Cypress Semiconductor Corp. Data frequency detector
US6683930B1 (en) * 1999-12-23 2004-01-27 Cypress Semiconductor Corp. Digital phase/frequency detector, and clock generator and data recovery PLL containing the same
US6307413B1 (en) * 1999-12-23 2001-10-23 Cypress Semiconductor Corp. Reference-free clock generator and data recovery PLL
JP4311564B2 (ja) * 2005-03-10 2009-08-12 富士通マイクロエレクトロニクス株式会社 電流モード制御型ｄｃ−ｄｃコンバータの制御回路および制御方法
US7920665B1 (en) 2005-09-28 2011-04-05 Cypress Semiconductor Corporation Symmetrical range controller circuit and method
US7728675B1 (en) 2006-03-31 2010-06-01 Cypress Semiconductor Corporation Fast lock circuit for a phase lock loop
JP4628434B2 (ja) * 2008-02-06 2011-02-09 株式会社リコー 発振周波数制御回路、その発振周波数制御回路を有するｄｃ−ｄｃコンバータ及び半導体装置
US8063707B2 (en) * 2009-05-08 2011-11-22 Mediatek Inc. Phase locked loop
US8368480B2 (en) * 2009-06-24 2013-02-05 Mediatek Inc. Phase locked loop circuits and gain calibration methods thereof

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3815042A (en) * 1973-05-21 1974-06-04 H Maunsell Dual mode phase locked loop
US4605908A (en) * 1985-12-23 1986-08-12 Motorola, Inc. Disable circuit for a phase locked loop discriminator circuit
JPH01125024A (ja) * 1987-11-09 1989-05-17 Mitsubishi Electric Corp 位相比較器

Also Published As

Publication number Publication date
US5739709A (en) 1998-04-14

Similar Documents

Publication Publication Date Title
KR100360403B1 (ko) 듀티 싸이클 보정회로 및 방법
JPH0993045A (ja) 位相周波数検出回路
US4790658A (en) Dither signal remover for a dithered ring laser angular rate sensor
JPH0287822A (ja) 自動位相制御回路
JP3826387B2 (ja) 位相差検出回路およびこれを用いた位相同期回路
JP3263341B2 (ja) 移相装置及び移相装置を用いた位相変調装置
JPH10303708A (ja) 周波数逓倍回路
JP2000341116A (ja) 位相同期回路
JP2626287B2 (ja) Ｐｌｏ回路
JP2006186576A (ja) 位相同期ループ形周波数シンセサイザ
JPH09135167A (ja) 位相同期ループ装置
KR0183791B1 (ko) 동기 위상 루프회로에서의 주파수 변환 장치
JPS63312724A (ja) 周波数シンセサイザ
JPH10242852A (ja) クロック生成用ｐｌｌ回路
JPH07193462A (ja) 移相器
JPS63123225A (ja) 位相同期発振器
JPH07221640A (ja) 周波数シンセサイザ
KR940010711A (ko) 영상 검파 회로
JPH02148915A (ja) 位相同期発振回路
JPH02272913A (ja) Ｐｌｌ回路
JPS63116521A (ja) 周波数−電圧変換器
JP2007274081A (ja) 位相同期ループ形周波数シンセサイザ
JPH02171026A (ja) アナログｐｌｌ回路
JPH02162407A (ja) 制御装置
JPH04189029A (ja) Ｐｌｌ回路