JPS62256477A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS62256477A JPS62256477A JP61097923A JP9792386A JPS62256477A JP S62256477 A JPS62256477 A JP S62256477A JP 61097923 A JP61097923 A JP 61097923A JP 9792386 A JP9792386 A JP 9792386A JP S62256477 A JPS62256477 A JP S62256477A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- xga
- inp
- xas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/80—FETs having rectifying junction gate electrodes
- H10D30/801—FETs having heterojunction gate electrodes
Landscapes
- Led Devices (AREA)
- Junction Field-Effect Transistors (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ＩｎＰ基板上に形成された、ＩｎＧａＡｇ層
を能動層とするＦＥＴの作製に関し、特に、リーク電流
のないゲート電極と、直列抵抗を減らしたりセス構造の
形成法に関する。
を能動層とするＦＥＴの作製に関し、特に、リーク電流
のないゲート電極と、直列抵抗を減らしたりセス構造の
形成法に関する。
本発明は、ミスフィツト転位発生によって特性の劣化を
生じないような歪超格子からなるペテロ界面又は量子井
戸を利用した半導体装置に関する。
生じないような歪超格子からなるペテロ界面又は量子井
戸を利用した半導体装置に関する。
ＩｎＰ基板に格子整合したＩｎＧａＡｓを能動層とする
ＦＥＴとしては、ＭＢＥ法により、ＩｎＰに格子整合し
たＩｎＧａＡｓ層をバッファないしキャップ層に用いた
ＭＥＳＦＥＴ （第３図（ａ））及びＨＥＭＴ（第３図
（ｂ））が既に報告されている。ＭＢＥではＰ系の結晶
成長は蒸気圧が高いために困難であり、ＩｎＡ Ｑ Ａ
ｓのようにＡＱの高濃度に入った層は比較的悪い真空下
ではアンドープで高抵抗になることを逆に利用している
。これらの構造の問題は、第１に、ＩｎＡ Ｑ Ａｓは
Ａ Ｑ Ａ ｓモル比が〜０．５と多いために自然に酸
化しやすく信頼性に欠けること、またはＩｎＡ Ｑ Ａ
ｓと金属とのショトキ−障壁高さは約０．５５Ｖと余り
高くないのが、界面に酸化膜が介在することによってみ
かけの障壁高さが高くなっていると考えられることであ
る。第２に、第３図の構造では従来ＭＥＳＦＥＴで直列
抵抗をへらすために用いていたりセス構造がとれないこ
とである。
ＦＥＴとしては、ＭＢＥ法により、ＩｎＰに格子整合し
たＩｎＧａＡｓ層をバッファないしキャップ層に用いた
ＭＥＳＦＥＴ （第３図（ａ））及びＨＥＭＴ（第３図
（ｂ））が既に報告されている。ＭＢＥではＰ系の結晶
成長は蒸気圧が高いために困難であり、ＩｎＡ Ｑ Ａ
ｓのようにＡＱの高濃度に入った層は比較的悪い真空下
ではアンドープで高抵抗になることを逆に利用している
。これらの構造の問題は、第１に、ＩｎＡ Ｑ Ａｓは
Ａ Ｑ Ａ ｓモル比が〜０．５と多いために自然に酸
化しやすく信頼性に欠けること、またはＩｎＡ Ｑ Ａ
ｓと金属とのショトキ−障壁高さは約０．５５Ｖと余り
高くないのが、界面に酸化膜が介在することによってみ
かけの障壁高さが高くなっていると考えられることであ
る。第２に、第３図の構造では従来ＭＥＳＦＥＴで直列
抵抗をへらすために用いていたりセス構造がとれないこ
とである。
第３図（ｂ）のＨＥＭＴの従来報告例においてはＴ、Ｐ
、Ｐｅａｒｓａｌｌ、 ５ｕｒｆａｃｅ ５ｃｉｅｒｃ
ｅ １４２ （１９８４）ｐ、５２４ のＦｉｇ、
６ に示されているように。
、Ｐｅａｒｓａｌｌ、 ５ｕｒｆａｃｅ ５ｃｉｅｒｃ
ｅ １４２ （１９８４）ｐ、５２４ のＦｉｇ、
６ に示されているように。
ＡＱＩｎＡｇ層の上にｎ十−ＩｎＧａＡｓ層をつけて、
この層をゲート直下で除去したりセス構造がある。
この層をゲート直下で除去したりセス構造がある。
基板結晶に対してわずかに格子定数のずれた二種の層Ａ
、Ｂの界面あるいは、そのくり返しからなる歪超格子に
より伝導帯と価電子帯に形成される量子井戸の界面には
、ある応力条件下で結晶成長中、あるいは成長後のプロ
セスの途中でミスフィツト転位が導入されることがある
。すると、転位がキャリヤに対するトラップ準位として
働き、電気素子に対しては周波数分散やキャリヤ濃度低
下を、光素子には非発光再結合増大をもたらし、ひいて
は素子の寿命にまで悪影響を及ぼす、この格子のズレが
比較的小さいときには、通常ミスフィツト転位を形成し
ている６０１転位と刃状転位のうち刃状転位がまず形成
される。この時、転位の回りの応力場は第２図の（ａ）
に示すようになり、転位芯を中心として十−が反転した
対称分布となる。この応力場から変形ポテンシャル効果
によって生じる伝導帯と価電子帯のバンドの曲りを同図
（ｂ）に模式的に示した。この図の如く、刃状転位の片
側では電子、正孔共転位にひきよせられ、反射側では電
子、正孔共転位から遠ざけられることがわかる。
、Ｂの界面あるいは、そのくり返しからなる歪超格子に
より伝導帯と価電子帯に形成される量子井戸の界面には
、ある応力条件下で結晶成長中、あるいは成長後のプロ
セスの途中でミスフィツト転位が導入されることがある
。すると、転位がキャリヤに対するトラップ準位として
働き、電気素子に対しては周波数分散やキャリヤ濃度低
下を、光素子には非発光再結合増大をもたらし、ひいて
は素子の寿命にまで悪影響を及ぼす、この格子のズレが
比較的小さいときには、通常ミスフィツト転位を形成し
ている６０１転位と刃状転位のうち刃状転位がまず形成
される。この時、転位の回りの応力場は第２図の（ａ）
に示すようになり、転位芯を中心として十−が反転した
対称分布となる。この応力場から変形ポテンシャル効果
によって生じる伝導帯と価電子帯のバンドの曲りを同図
（ｂ）に模式的に示した。この図の如く、刃状転位の片
側では電子、正孔共転位にひきよせられ、反射側では電
子、正孔共転位から遠ざけられることがわかる。
上記の場合、ＧａＩｎＡｓとＡ ｎ ＩｎＡｓの選択エ
ツチングは、ウェットエツチングでは国是であり、また
Ｒ Ｉ Ｅ （ｒｅａｃｔｉｖｅ ｉｏｎ ａｔｃｈｊ
、ｎｇ）を用いた場合には、Ａ １１ ＩｎＡｓにダメ
ージが入ってしまう。
ツチングは、ウェットエツチングでは国是であり、また
Ｒ Ｉ Ｅ （ｒｅａｃｔｉｖｅ ｉｏｎ ａｔｃｈｊ
、ｎｇ）を用いた場合には、Ａ １１ ＩｎＡｓにダメ
ージが入ってしまう。
本発明の目的は、ショトキ−電極のリーク電流を低減し
、直列抵抗を減少させた。より高周波性能のすぐれたＧ
ａＡｓＦＥＴを提供することにある。
、直列抵抗を減少させた。より高周波性能のすぐれたＧ
ａＡｓＦＥＴを提供することにある。
本発明の他の目的は上記のことを利用して、転位が電子
、正孔に対するトラップとして働く作用を可能な限り防
止することにある。
、正孔に対するトラップとして働く作用を可能な限り防
止することにある。
本発明の第１の手段は、ショトキ−ゲート電極をＩｎＡ
Ｑ Ａｓ層ではなく、Ａ Ｑ ｘＧ ａ ｘ−ｘＡ
ｓ （０＜ｘ＜０．５）上に形成することにある。第２
図は（ＩｎＡＱＧｓ） Ａｓ ４元系におけるショトキ
−障壁高さの測定結果を示している。これから、 Ｉｎ
ＧａＡｓ層を成長した後、つづけてＡｓ雰囲気中で（Ｉ
ｎＧａＡｓ するときには、ＡＤ、ｘＧａｘ−ｘＡｓ （０＜ｘ＜
０．５）が有利であることがわかる。特にｘ ：０ 、
３ のＡ Ｑ ＧａＡｓはプロセスに対して安定性あ
１よく、酸化も比較的少なくて１ｖ以上の障壁高さが得
られる。
Ｑ Ａｓ層ではなく、Ａ Ｑ ｘＧ ａ ｘ−ｘＡ
ｓ （０＜ｘ＜０．５）上に形成することにある。第２
図は（ＩｎＡＱＧｓ） Ａｓ ４元系におけるショトキ
−障壁高さの測定結果を示している。これから、 Ｉｎ
ＧａＡｓ層を成長した後、つづけてＡｓ雰囲気中で（Ｉ
ｎＧａＡｓ するときには、ＡＤ、ｘＧａｘ−ｘＡｓ （０＜ｘ＜
０．５）が有利であることがわかる。特にｘ ：０ 、
３ のＡ Ｑ ＧａＡｓはプロセスに対して安定性あ
１よく、酸化も比較的少なくて１ｖ以上の障壁高さが得
られる。
この場合の問題点はこの膜とＩｎＰ基板との格子のミス
マツチが大きいために、約４００Å以上の膜厚では必ず
ミスフィツト転位を発生することである。したがって、
４００人未満の膜厚が好ましい。ゲートのリーク電流低
減には、Ａ Ｑ ＧａＡｓの膜厚は厚い方が好ましいの
で、約３００人を通常用いることとしたが、これ以下で
も実用可能な素子を製作することはできる。次に第２の
手段は。
マツチが大きいために、約４００Å以上の膜厚では必ず
ミスフィツト転位を発生することである。したがって、
４００人未満の膜厚が好ましい。ゲートのリーク電流低
減には、Ａ Ｑ ＧａＡｓの膜厚は厚い方が好ましいの
で、約３００人を通常用いることとしたが、これ以下で
も実用可能な素子を製作することはできる。次に第２の
手段は。
ＭＯＣＶＤ法の成長を用いて最上層にｎ＋−ＩｎＰ
を形成し、これとＡ Ｑ ＧａＡｓとが容易に選択エツ
チングできることを利用してゲート電極下のｎ ＋ −
ＩｎＰを除去したりセス構造としたことである。これに
より、直列抵抗の１７２以上の低減が可能となった。
を形成し、これとＡ Ｑ ＧａＡｓとが容易に選択エツ
チングできることを利用してゲート電極下のｎ ＋ −
ＩｎＰを除去したりセス構造としたことである。これに
より、直列抵抗の１７２以上の低減が可能となった。
また、本発明は第４図に示した如く、ヘテロ界面を形成
する障壁層と井戸層のうち障壁層側の格子定数を、井戸
層側の格子定数よりも小さくしておくことにより、先に
のべたミスフィツト転位が界面に発生した相合に、井戸
層側の伝導帯（及び価電子帯）には、電子（及び正孔）
を転位から遠ざけるような変形ポテンシャルによるバン
ド曲りを生ぜしめることを特徴としたものである。この
場合には、井戸の底近くにとじこめられた電子又は正孔
は転位によるトラップ効果をうけにくくなり、また電子
、正孔共同時に転位から遠ざけられることにより、非発
光結合中心ともなりにくくなる。
する障壁層と井戸層のうち障壁層側の格子定数を、井戸
層側の格子定数よりも小さくしておくことにより、先に
のべたミスフィツト転位が界面に発生した相合に、井戸
層側の伝導帯（及び価電子帯）には、電子（及び正孔）
を転位から遠ざけるような変形ポテンシャルによるバン
ド曲りを生ぜしめることを特徴としたものである。この
場合には、井戸の底近くにとじこめられた電子又は正孔
は転位によるトラップ効果をうけにくくなり、また電子
、正孔共同時に転位から遠ざけられることにより、非発
光結合中心ともなりにくくなる。
一般に（１００）基板上に発生したミスフィツト転位は
（１１０）又は（１１０）方向にのびたいわゆるクロス
ハツチパターンを形成し、その転位芯には、■族原子の
ダングリングボンドからなるアクセプタ中心かあるいは
■族原子のダングリングボンドからなるドナー中心が存
在し、これらのクーロン力も井戸層中のキャリヤに影響
する。
（１１０）又は（１１０）方向にのびたいわゆるクロス
ハツチパターンを形成し、その転位芯には、■族原子の
ダングリングボンドからなるアクセプタ中心かあるいは
■族原子のダングリングボンドからなるドナー中心が存
在し、これらのクーロン力も井戸層中のキャリヤに影響
する。
しかし、これはキャリヤのクーロン力によるしやへいに
より高々数１０００人のデバイ距離しかとどかないのに
対し、応力場の方は、Ｘ線トポグラフで転位線が１本１
本みえることから明らかな如く、約１０μｍにまで広が
っている。従って転位は応力場によって、より多数のキ
ャリヤの運動に影響することがわかる。従って本発明の
構造に注意することにより、従来よりも性能のすぐれた
歪超格子が得られる。
より高々数１０００人のデバイ距離しかとどかないのに
対し、応力場の方は、Ｘ線トポグラフで転位線が１本１
本みえることから明らかな如く、約１０μｍにまで広が
っている。従って転位は応力場によって、より多数のキ
ャリヤの運動に影響することがわかる。従って本発明の
構造に注意することにより、従来よりも性能のすぐれた
歪超格子が得られる。
また、ＩｎＰ基板上にＡＱ含有量の少ないＧａＡ Ｑ
Ａｓを形成することにより、プロセスの安定性が増し、
また酸化の少なく、障壁高さが１ｖ以上となった。
Ａｓを形成することにより、プロセスの安定性が増し、
また酸化の少なく、障壁高さが１ｖ以上となった。
また、リセス構造の採用により、直列抵抗が半減し、相
互コンダクタンスが大きくなる。
互コンダクタンスが大きくなる。
実施例１
第１図（ａ）はＭＥＳＦＥＴの一例で、ＭＯＣＶＤ結晶
法により、半絶縁のＦｅドープＩｎＰ基板１上に、キャ
リヤ濃度Ｉ Ｘ １０ ”Ｑ！−２１以下のアンドープ
バッファＩｎＰ層２ （５０００人）、ｎ−１ｘｔｏ１
７０−８、Ｈさ１５００人のＩｎＧａＡｓ能動層３１、
アンドープＡ Ｑ ｏ、３Ｇ ａ Ｏ，７Ａ ｓキャッ
プ層４１ （厚さ３００人ｔ Ｎｏ９１Ｘ１０”ａｍ−
”）、ｎ〜２Ｘ１０”ａｍ−”、厚さ３０００人のｎ＋
−ＩｎＰリセス層４４を順次成長したものである。Ｉ
ｎＰの選択エッチ液であるＨＣＱ ： ＨＮＯａ ：
１ ： ３（２０℃）を用いてホトレジストによりゲ
ート電極部分のりセスエッチを行ない、露出したＡ Ｑ
ｏ、ｓＧ ａ Ｏ，７Ａ ＳにＡ Ｑ ／ Ｔ ｉゲ
ート電極を形成した。ｎ＋ −ＩｎＰへのソース、ドレ
インオーミック電極はＡ ｎ ／ Ｎ ｉ ／ Ａ ｕ
Ｇ ａ ＝ ２０００人／１００人／６００人を蒸着
したのち４００℃で、３分間に亘り、Ｈｚ中でアロイし
て形成した。第３図（ｂ）の）ＩＥＭＴの例ではバッフ
ァＲ１４２の上にアンドープＩｎＧａＡｓ層３２ （３
０００人）、アンドープＡ ｆＪ、 ｏ、ａＧ ａ ０
．７Ａ ３スペ一サ層４２（２０人） 、 ｎ＋ −Ａ
Ｑｏ、ａＧ ａｏ、７Ａ ｓ 電子供給層５２（ｎ＋
〜２ Ｘ １０ ”ａｓ−”、 ２５０人）、アンド
ープＡ Ｑ ｏ、ａＧ ａ Ｑ、７Ａ Ｓ耐圧層６２（
５０人）を順次形成する点が異なる他は第３図（ａ）の
場合と同様である。
法により、半絶縁のＦｅドープＩｎＰ基板１上に、キャ
リヤ濃度Ｉ Ｘ １０ ”Ｑ！−２１以下のアンドープ
バッファＩｎＰ層２ （５０００人）、ｎ−１ｘｔｏ１
７０−８、Ｈさ１５００人のＩｎＧａＡｓ能動層３１、
アンドープＡ Ｑ ｏ、３Ｇ ａ Ｏ，７Ａ ｓキャッ
プ層４１ （厚さ３００人ｔ Ｎｏ９１Ｘ１０”ａｍ−
”）、ｎ〜２Ｘ１０”ａｍ−”、厚さ３０００人のｎ＋
−ＩｎＰリセス層４４を順次成長したものである。Ｉ
ｎＰの選択エッチ液であるＨＣＱ ： ＨＮＯａ ：
１ ： ３（２０℃）を用いてホトレジストによりゲ
ート電極部分のりセスエッチを行ない、露出したＡ Ｑ
ｏ、ｓＧ ａ Ｏ，７Ａ ＳにＡ Ｑ ／ Ｔ ｉゲ
ート電極を形成した。ｎ＋ −ＩｎＰへのソース、ドレ
インオーミック電極はＡ ｎ ／ Ｎ ｉ ／ Ａ ｕ
Ｇ ａ ＝ ２０００人／１００人／６００人を蒸着
したのち４００℃で、３分間に亘り、Ｈｚ中でアロイし
て形成した。第３図（ｂ）の）ＩＥＭＴの例ではバッフ
ァＲ１４２の上にアンドープＩｎＧａＡｓ層３２ （３
０００人）、アンドープＡ ｆＪ、 ｏ、ａＧ ａ ０
．７Ａ ３スペ一サ層４２（２０人） 、 ｎ＋ −Ａ
Ｑｏ、ａＧ ａｏ、７Ａ ｓ 電子供給層５２（ｎ＋
〜２ Ｘ １０ ”ａｓ−”、 ２５０人）、アンド
ープＡ Ｑ ｏ、ａＧ ａ Ｑ、７Ａ Ｓ耐圧層６２（
５０人）を順次形成する点が異なる他は第３図（ａ）の
場合と同様である。
実施例２
ＩｎＰ基板上に、ＩｎＰとＩｎＧａＡｓからなる超格子
をＭＯＣＶＤ法で成長し、ＩｎＧａＡｓの組成を、Ｉｎ
Ｐに丁度格子整合する組成から＠：Ｉｎリッチにして格
子を大きくしたときと、■：Ｇａリッチにして格子を小
さくしたときとで電気的、光学的特性を比較した。この
場合ＩｎＧａＡｓはＴｎＰよりもバンドギャップが小さ
く、ＩｎＧａＡｓが井戸層、ＩｎＰが障壁層に対応する
。格子のずれを大きくしてゆき、成長表面にミスフィツ
ト転位の発生がみられた状態の結晶で、上記の、■につ
いて、超格子の面内移動度及びホトルミ発光効率を測定
してみるといずれも■の方がよい値を示した。
をＭＯＣＶＤ法で成長し、ＩｎＧａＡｓの組成を、Ｉｎ
Ｐに丁度格子整合する組成から＠：Ｉｎリッチにして格
子を大きくしたときと、■：Ｇａリッチにして格子を小
さくしたときとで電気的、光学的特性を比較した。この
場合ＩｎＧａＡｓはＴｎＰよりもバンドギャップが小さ
く、ＩｎＧａＡｓが井戸層、ＩｎＰが障壁層に対応する
。格子のずれを大きくしてゆき、成長表面にミスフィツ
ト転位の発生がみられた状態の結晶で、上記の、■につ
いて、超格子の面内移動度及びホトルミ発光効率を測定
してみるといずれも■の方がよい値を示した。
実施例３
ＭＢＥ法によりＩｎＰ基板上にＩｎＧａＡｓとＩｎＡ
Ｑ Ａｓからなる超格子を成長して実施例２と同様の実
験を行なったところ、両者の格子定数がともにＩｎＰか
ら±０．２％以内においている状態では、常に本発明に
平した如く、（井戸層であるＩｎＧａＡｓの格子定数）
〉（障壁層であるＩｎＡ４ Ａｓの格子定数）とした場
合に電気的、光学的特性がすぐれていた。
Ｑ Ａｓからなる超格子を成長して実施例２と同様の実
験を行なったところ、両者の格子定数がともにＩｎＰか
ら±０．２％以内においている状態では、常に本発明に
平した如く、（井戸層であるＩｎＧａＡｓの格子定数）
〉（障壁層であるＩｎＡ４ Ａｓの格子定数）とした場
合に電気的、光学的特性がすぐれていた。
さらに、本発明のへテロ接合を用いていわゆるＨ Ｅ
Ｍ Ｔ （）ｌｉ（ｈ ｌ！１ｓｃｔｒｏｎ Ｎ
ｏｂｉｌｉｔｙ 丁ｒａｎｓｉｓｔｏｒ）構造を形成
し２次元電子ガスの移動度を調べてみると、やはり本発
明の効果が証明された。
Ｍ Ｔ （）ｌｉ（ｈ ｌ！１ｓｃｔｒｏｎ Ｎ
ｏｂｉｌｉｔｙ 丁ｒａｎｓｉｓｔｏｒ）構造を形成
し２次元電子ガスの移動度を調べてみると、やはり本発
明の効果が証明された。
この他、本発明はあらゆる■−■族化合物半導体の歪超
格子界面に適用可能である。
格子界面に適用可能である。
本発明のＡ Ｑ ｏ、ａＧ ａ ０．７Ａ ８ショトキ
−障壁層の採用により、ゲート長１μｍ、ゲート幅Ｗ＝
４００μｍのゲートリーク電流は逆バイアス５ｖ印加時
でも１Ｏ−７Ａ以下ときわめて少なく、従来のＴｎＡ
Ｑ Ａｍでのｌ Ｏ−”Ａに比べて２ケタの改善があり
、また、ＩｎＰのリセス層を設けることにより、ＦＥＴ
のソースゲート間直列抵抗は約半分に低下し、第１図（
ａ）のＭＥＳＦＦ、Ｔで相互フンダクタンスｇｍ 〜３
００ｍ５／ａｍ、同図（ｂ）のＩＩＮＦ、Ｔで１ｉ１１
４４００ｍ ｓ ７ｍが得られた。
−障壁層の採用により、ゲート長１μｍ、ゲート幅Ｗ＝
４００μｍのゲートリーク電流は逆バイアス５ｖ印加時
でも１Ｏ−７Ａ以下ときわめて少なく、従来のＴｎＡ
Ｑ Ａｍでのｌ Ｏ−”Ａに比べて２ケタの改善があり
、また、ＩｎＰのリセス層を設けることにより、ＦＥＴ
のソースゲート間直列抵抗は約半分に低下し、第１図（
ａ）のＭＥＳＦＦ、Ｔで相互フンダクタンスｇｍ 〜３
００ｍ５／ａｍ、同図（ｂ）のＩＩＮＦ、Ｔで１ｉ１１
４４００ｍ ｓ ７ｍが得られた。
また、本発明によれば、井戸層と障壁層の格子定数を調
整するだけで、ミスフィツト転位の影響を受けない歪超
格子を有する半導体装置が得られるので、特性や製造工
程の安定性を向上できる効果がある。
整するだけで、ミスフィツト転位の影響を受けない歪超
格子を有する半導体装置が得られるので、特性や製造工
程の安定性を向上できる効果がある。
第１図は本発明によるＩｎＧａＡｓｔ“ＥＴ溝構造示す
図。 第２図は（ＩｎＧａＡｓ） Ａｓ四元素でのショトキ−
障壁高さを示す図、および第３図は従来構造のＩｎＰ基
板上のＩｎＧａＡｓＦＥＴを示す図、第４図は本発明の
実施例のへテロ界面におけるミスフィツト転位で生じた
バンドの曲りを示す図、第５図は刃状転位の回りの応力
場によって生ずるバンドの曲りを示す図である。 １・・・ＩｎＰ！ｆ；板、７・・・ソース電極、８・・
・ゲート電極、９・・・ドレーン電極。 手／呂 ｔｂ） ゲ、ド［イン１「利ト（訃ミＩクノ （山） （し） プ、ドしイン電未！
図。 第２図は（ＩｎＧａＡｓ） Ａｓ四元素でのショトキ−
障壁高さを示す図、および第３図は従来構造のＩｎＰ基
板上のＩｎＧａＡｓＦＥＴを示す図、第４図は本発明の
実施例のへテロ界面におけるミスフィツト転位で生じた
バンドの曲りを示す図、第５図は刃状転位の回りの応力
場によって生ずるバンドの曲りを示す図である。 １・・・ＩｎＰ！ｆ；板、７・・・ソース電極、８・・
・ゲート電極、９・・・ドレーン電極。 手／呂 ｔｂ） ゲ、ド［イン１「利ト（訃ミＩクノ （山） （し） プ、ドしイン電未！
Claims (1)
- 【特許請求の範囲】 １、基板結晶に対してわずかに格子整合のずれた２種の
層Ａ、Ｂを交互に積層して形成した歪超格子からなる多
重量子井戸において、井戸層となる層の格子定数を、障
壁層の格子定数より大きく選んでおくことにより、量子
井戸界面に発生したミスフイツト転位の回りの応力場が
変形ポテンシャル効果により生ずる伝導帯の曲りのため
に、量子井戸内の電子及び正孔のいずれもが転位周辺に
近づき難くせしめることを特徴とする半導体装置。 ２、上記半導体装置が半導体レーザ、発光ダイオード、
電流注入型光スイッチであることを特徴とする特許請求
の範囲第１項記載の半導体装置。 ３、ＩｎＰ基板上の格子整合したＩｎＧａＡｓ層を能動
層とするＦＥＴにおいて、該ＩｎＧａＡｓ層表面に、Ａ
ｌ＿ｘＧａ＿１＿−＿ｘＡｓ（０＜ｘ≦０．５）の厚さ
１０ｎｍ以上４０ｎｍ以下の歪超薄膜をつけさらにｎ型
に高ドープしたＩｎＰ層を成長したのち、選択エッチン
グによりソース・ドレインのオーミックコンタクト部の
ＩｎＰを残して、ゲート部のＩｎＰを該Ａｌ＿ｘＧａ＿
１＿−＿ｘＡｓ表面までリセスエツチングしたのち、該
Ａｌ＿ｘＧａ＿１＿−＿ｘＡｓ表面にシヨトキー電極を
形成したことを特徴とする半導体装置。 ４、上記ＩｎＧａＡｓはｎ型のキャリヤ濃度１×１０＾
１＾７ｃｍ＾−＾３以上にドープされた層とし、上記Ａ
ｌ＿ｘＧａ＿１＿−＿ｘＡｓのドープ量を１０＾１＾５
ｃｍ＾−＾３以下にしたことを特徴とする特許請求の範
囲第３項記載の半導体装置。 ５、ＩｎＧａＡｓはＰ−の１０＾１＾５ｃｍ＾−＾３以
下のアンドープ層とし、Ａｌ＿ｘＧａ＿１＿−＿ｘＡｓ
を電子供給層とすることを特徴とする特許請求の範囲第
３項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9792386A JPH0783027B2 (ja) | 1986-04-30 | 1986-04-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9792386A JPH0783027B2 (ja) | 1986-04-30 | 1986-04-30 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62256477A true JPS62256477A (ja) | 1987-11-09 |
| JPH0783027B2 JPH0783027B2 (ja) | 1995-09-06 |
Family
ID=14205208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9792386A Expired - Lifetime JPH0783027B2 (ja) | 1986-04-30 | 1986-04-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0783027B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01145871A (ja) * | 1987-12-01 | 1989-06-07 | Matsushita Electric Ind Co Ltd | ヘテロ接合型電界効果トランジスタ |
| JPH01199474A (ja) * | 1988-02-04 | 1989-08-10 | Matsushita Electric Ind Co Ltd | ヘテロ接合型電界効果トランジスタ |
| JPH01258474A (ja) * | 1988-04-08 | 1989-10-16 | Sumitomo Electric Ind Ltd | 電界効果トランジスタおよびその製造方法 |
| JPH02199845A (ja) * | 1989-01-30 | 1990-08-08 | Toshiba Corp | ヘテロ接合形電界効果トランジスタ及びその製造方法 |
| EP0523731A3 (ja) * | 1991-07-17 | 1995-05-17 | Sumitomo Electric Industries | |
| JP2017531327A (ja) * | 2014-10-06 | 2017-10-19 | ウィスコンシン アルムニ リサーチ ファンデイション | ハイブリッド型ヘテロ構造発光デバイス |
| US10749062B2 (en) | 2015-09-14 | 2020-08-18 | Wisconsin Alumni Research Foundation | Hybrid tandem solar cells with improved tunnel junction structures |
-
1986
- 1986-04-30 JP JP9792386A patent/JPH0783027B2/ja not_active Expired - Lifetime
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01145871A (ja) * | 1987-12-01 | 1989-06-07 | Matsushita Electric Ind Co Ltd | ヘテロ接合型電界効果トランジスタ |
| JPH01199474A (ja) * | 1988-02-04 | 1989-08-10 | Matsushita Electric Ind Co Ltd | ヘテロ接合型電界効果トランジスタ |
| JPH01258474A (ja) * | 1988-04-08 | 1989-10-16 | Sumitomo Electric Ind Ltd | 電界効果トランジスタおよびその製造方法 |
| JPH02199845A (ja) * | 1989-01-30 | 1990-08-08 | Toshiba Corp | ヘテロ接合形電界効果トランジスタ及びその製造方法 |
| EP0523731A3 (ja) * | 1991-07-17 | 1995-05-17 | Sumitomo Electric Industries | |
| JP2017531327A (ja) * | 2014-10-06 | 2017-10-19 | ウィスコンシン アルムニ リサーチ ファンデイション | ハイブリッド型ヘテロ構造発光デバイス |
| US10749062B2 (en) | 2015-09-14 | 2020-08-18 | Wisconsin Alumni Research Foundation | Hybrid tandem solar cells with improved tunnel junction structures |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0783027B2 (ja) | 1995-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0549373B1 (en) | Tunnel transistor and method of manufacturing same | |
| JP3708810B2 (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体装置 | |
| JP2676442B2 (ja) | ヘテロ接合電界効果トランジスタおよびその製造方法 | |
| JPWO2006001369A1 (ja) | 半導体装置 | |
| JPWO2010016212A1 (ja) | 電界効果トランジスタの製造方法 | |
| EP0292568B1 (en) | Hetero-junction bipolar transistor | |
| US6919589B2 (en) | HEMT with a graded InGaAlP layer separating ohmic and Schottky contacts | |
| JP2006261642A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH06236898A (ja) | 電界効果トランジスタ | |
| JP3177951B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| CN114899231A (zh) | 增强型高电子迁移率晶体管功率器件及其制备方法 | |
| JP3141838B2 (ja) | 電界効果トランジスタ | |
| JP3200142B2 (ja) | 電界効果型トランジスタ | |
| JP2679396B2 (ja) | 電界効果トランジスタ | |
| US20240387415A1 (en) | Nitride semiconductor device and manufacturing method therefor | |
| JPH08306909A (ja) | ＩｎＧａＡｓ電界効果型トランジスタ | |
| JPH0783027B2 (ja) | 半導体装置 | |
| JP2964637B2 (ja) | 電界効果トランジスタ | |
| JP3094500B2 (ja) | 電界効果トランジスタ | |
| JP2701583B2 (ja) | トンネルトランジスタ及びその製造方法 | |
| JPH0684959A (ja) | 高電子移動度電界効果半導体装置 | |
| JP3083683B2 (ja) | 半導体装置 | |
| JP4766743B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JP2917719B2 (ja) | 電界効果トランジスタ | |
| JP2541280B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |