JPS6225784A - 文字表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （Ｉ卒業上の利用分野） 本発明は文字表示装置に関し、特に高精細なＣＲＴ等に
文字を表示するための文字表示装置に関するものである
。

（従来の技術） 従来の文字表示装置には、日立評論Ｖｏ１．６５　Ｎｏ
。

１１　（ｂ９８３−１１）辰野他「高機能日本語ワード
プロセッサの開発Ｊ　Ｐ２３−２６に開示されているよ
うに、キャラクタ方式又はビットマツプ方式を使用する
ものがある。

第７図（ａ）はキャラクタ方式を用いた文字表示装置の
構成を示すブロック図である。同図（ａ）において、１
は装置全体を制御する中央処理装置（以下ＣＰＵと略す
）、２は文字符号を記憶するリフレッシュメモリ（以下
ＲＭと略す　）、３はＣＲＴの表示を制御するＣＲＴコ
ントローラ（以下ＣＲＴＣと略す）、４は文字符号によ
り文字パターンを出力するキャラクタジェネレータ（以
下ＣＧと略す）、５は一文字分の一行の文字パターンを
１ビツトずつ順次送り出すパラレル・シリアル変換回路
（以下ＰＳと略す）、６は文字を表示するＣＲＴであり
、７はＣＲＴＣ３とＰＳ５回路を動作させる発進回路で
ある。　次に動作を説明する。

ＣＰｔ１１により１Ｍ２に書き込まれた文字コードは（
：ＲＴ（：３により読出されＣＧ４に送られる。ＣＧ４
はこの文字コードから文字パターンを出力する。この文
字パターンはＰＳ５により１ビツト出力に変換され、発
進回路７により１ビツトずつＣＲＴ　６に出力される。

ＣＲＴ　６はこのデータを表示画面上に表示する。

表示文字を変更する時にはＣＰＵ　１が１Ｍ２をアクセ
スし文字コードを書き換えればよい。

第７図（ｂ）はビットマツプ方式を用いた文字表示装置
の構成を示すブロック図である。同図（ｂ）において同
図（ａ）と同一の参照符号は同一性のある構成部分を示
す。８はＣＲＴ　６の全ビットに対応する容量を持ち、
ＣＧ４の文字パターンを記憶するビットマツプメモリ（
以下ｎＭＭと略す）である。

次に動作を説明する。

ｃｐｕ　ｔにより１Ｍ２に書き込まれた文字コードはＣ
Ｇ４により文字パターンとして出力される。そのデータ
はＢＭＭ　８に書き込まれる。（：ＲＴＣ３により読出
されたＢＭＭ　８のデータはＰＳ５により１ビツト出力
に変換され、発進回路７により順次ＣＲＴ　６に出力水
れる。ＣＲＴ　６はこのデータを表示画面上に表示する
。

表示文字を変更する時は次の■から■の処理を行なう。

■ＣＰＵ　１が１Ｍ２の文字コードを書き換える。

■ＣＰＵ　１が１Ｍ２をアクセスしＣＧ４の文字パター
ンを出力する。

■ＣＰＵ　１がＣＧ４の文字パターンを読み込む。

■ｃｐｕ　ｉがＢＭＭ　８に文字パターンを書き込む。

（発明が解決しようとする問題点） しかしながら、上記構成の文字表示装置では高蹟細のＣ
ＲＴ等に使用するには次のような問題点がある。第７図
（ａ）のキャラクタ方式を用いたものでは（：ＲＴ　６
が一行の中の一文字分を表示する時間（すなわち十ドツ
トの表示時間をｔ秒とし、−文字の横のドツト数をｎと
すればＬｎ秒）以内に、１Ｍ２とＣＧ４そしてＰＳ５が
動作し終らなければならない。高蹟細ＣＲＴではＣＲＴ
の１ドツトの表示時間がきわめて小さい為−文字の表示
時間内に１Ｍ２とＣＧ４そしてＰＳ５を動作させること
が困難であった。

その−例を挙げれば２０００ドツトＸ　２０００ドツト
で５０１１□のインターレス表示モードのＣＲＴがある
場合、その−ドツトのサイクル時間（ｂ）は ｔ　＝　１　／　（２０００Ｘ　２０００Ｘ　５０／２
）　　＝　１０　ｎ５ｅｃとなる。

このＣＲＴに２４ドツトｘ２４ドツトの文字を表示しよ
うこすると、文字と文字の間のスペースを含めて一文字
２８ドツトとしてもその表示時間はｎ−２８より　Ｌｎ
　−１０ｘ　２８　＝　２８０　ｎ５ｅｃとなる。

しかるに２８０　ｎ５ｅｃ以内に１Ｍ２．ＣＧ４．ｐｓ
ｓを動作させるのは困難である。

第７図（ｂ）のビットマツプ方式を用いたものでは、文
字の書き換えにその文字の縦のドツト数だけＣＰＵ　１
が１Ｍ２をリードし、ＣＧ４の文字パターンをＢＭＭ　
８にライトする必要があり、ｃｐｕｉの負担が大きくな
る欠点があった。

さらにＣＲＴ　６の表示ドツトと同じだけのＢＭＭ　８
の客間が必要な為、キャラクタ方式に比べて効果になる
欠点があった。

一例をとると、２０００ドツトｘ　２０００ドツトのＣ
ＲＴの場合２５６にｂｉｔのダイナミックランダムアク
セスメモリ（以後ＤＲＡＭと略す）で２０００ｘ　２０
００÷（２５６ｘ　１０２４　）　＝　１５．−・・と
なり１６個のチップが必要となる。

一方、ＣＧは近年高集積化が進み、２４ドツト×２４ド
ツトの文字では３個、３２ドツト×３２ドツトの文字で
は４個でＪＩＳ第一水準の文字パターンが入る程になり
、価格もＤＲＡＭに比べ安い。

さらに、文字の書き換えにおいては、ＣＰＵ　１が８ビ
ツトのデータバスの場合、２４ドツト×２４ドツトの文
字では次の処理を行なう。

■（：ＰＵ　１が１Ｍ２に文字コードとその文字の行番
号を書き込む。

■ＲＭ　２の文字コードの文字パターンをＣＰＵ　１が
ＣＧ４から８ビツトずつ３回読出す。

このように２４回行番号を変えてくり返す。

さらにこのデータを３Ｘ２４＝７２回そのＣＩ（Ｔ　６
の画面に対応するＢＭＭ　８に文字パターンのデータを
書き込む必要かある。このようにビットマツプ方式では
大変手間がかかった。

本発明は以−ト述べた動作時間がかかり過ぎる欠点（キ
ャラクタ方式）と制御の難しさや高価な装置となる欠点
（ビットマツプ方式）を除去し、安価でルｊ御の楽な文
字表示装置を提供することを目的とする。

（問題点を解決するための手段） 本発明は前記問題点を解決するために、文字表示装置を
、文字コードを記憶するリフレッシュメモリと、文字コ
ードに対応する文字パターンを発生する複数のキャラク
タジェネレータと、前記キ４＋−７））タジェネレータ
の出力信号を切換える切換手段と、文字パターンを表示
画面上に表示する表示手段こ、前記リフレッシュメモリ
から読出した文字コードを各キャラクタジェネレータに
順に供給して得られる各々の文字パターンを前記切換手
段により順に切換えて前記表示手段に表示させる表示制
御手段とから構成したものである。

（作用） 本発明によれば以上のように文字表示装置を構成したの
で、技術的手段は次のように作用する。

表示制御手段はリフレッシュメモリに書き込まれた文字
コードを順次読み出して、複数のキャラクタジェネレー
タに順に供給するように働き、各キャラクタジェネレー
タは人力文字コードに対応した文字パターンをそれぞれ
切換手段、例えばマルチプレクサへ出力するように働く
。

マルチプレクサは表示制御手段の制御によりキャラクタ
ジェネレータの出力を順次選択して文字パターンを連続
して表示手段へ出力するように１動く。このように１つ
のリフレッシュメモリに対して複数のキャラクタジェネ
レータを用いることにより動作時間を速くすることがで
きると共に、高価なビットマツプメモリを使用する必要
がなく装置を安価にできるので従来技術の問題点が解決
できるのである。

（実施例） 第１図は本発明の第１の実施例を示すブロック図である
。同図において、第７図と同一の参照符号は同一性のあ
る構成部分を示す。第１の実施例てはＩ（Ｍ２に対して
２個のＣＧ４−１．４−２を用いている。

９−１〜９−８は発進回路７からのクロックの立上りで
人力信号をラッヂするラッチ回路である。１０−１゜１
Ｏ−２は入力信号を切換えるマルチプレクサ（以下ＭＰ
Ｘと略す）である。１１は（：ＰＵ　１がＲＭ２をリー
ドラフ卜するときのみデータバスを接続するパスバッフ
ァである。

ラッチ回路９−１〜９−３はＣＲＴ（：３とｐｓｓの間
に設けられ、ＣＲＴＣ３が出力するＣＲＴ　６の表示オ
ン／オフ信号、高輝度、反転、ブリンクの各モード等の
表示ｊ１．ｌＩ御信号をシソチする。ラッチ回路９−４
〜９−８はデータをラッチするものである。ラッチ回路
９−４は［；ＲＴ　３とＭＰＸ　１０−１の間に接続さ
れ、（：ＲＴ（：　３からのアドレスデータをラッチす
る。ラッチ回路９−５．９−６はＲＭ２とＣＧ４−１．
４−２との間にそれぞれ接続され、ＲＭ　２からの偶数
アドレス、奇数アドレスをそれぞれラッチする。ラッチ
回路９−７．９−８はＣＧ４−１．４−２からの文字パ
ターンをそれぞれラッチしてＭＰＸＩＯ−２は出力する
。なお、ラッチ回路９−１とラッチ回路９−４．ラッチ
回路９−２とラッチ回路９−５〜９−６．ラッチ回路９
−３とラッチ回路９−７〜９−８はそれぞれ同一位相で
入力信号をラッチしている。

ＭＰＸＩＯ−１は”ＣＲＴ（：３（７）７ドＬ／スデー
タ”＋“ＣＲＴＣクロックの反転データ”（ＣＲＴＣ３
側）と“ｃｐｕｌのアドレス（ｃｐｕｌ側）”とを切換
える。この切換えはＣＲＴＣ３の表示オン／オフ信号に
より、オン（“１”）のとき（：ＲＴＣ３側、オフのと
き（：ＰＵ　ｌ側になる。ＭＰＸＩＯ−２はラッチ回路
９−７．９−８を介して人力されるＣＧ４−１．４−２
の文字パターンデータを切換えて１１５５に出力する。

この切換えはＣＲＴＣクロック７Ｊｈ“０”のときはＣ
Ｇ４−１．“１”のときにはＣＧ４−２のそれぞれの出
力となる。

パスバッファ１１はラッチ回路９−１でラッヂされた表
示オン／オフ信号がオフ　（“０”）のときにｃｐｕ　
ｉがＷＲＩ　ＴＥ信号“０”を出したとき（ＲＭ　２は
ライトモード）バッファを開き、ＣＰＬＩ　１からのデ
ータ（文字コード）をＲＭ２へ転送する。

また、表示オン／オフ信号がオン（“１”）のときには
バッファを閉じていて、ＣＰＵ　１−ＲＭ２間のデータ
の行き来はない。

次に如Ｊ作を第２図のタインミング図を参照して説明す
る。

まず、（：ＰＬｌ　１によって文字コードが８Ｍ２に書
き込まれる。即ち、ＣＰｔ］　　１はラッチ回路９−１
　　でラッチされた表示オン／オフ信号がオフのとき、
１π信号“０”をオアゲートを介して８Ｍ２をライトモ
ードにし、ｃｐｕ　ｉからＭＰＸ　１０−１を介して人
力した１１Ｍ２のアドレスにＣＰＵ　１からパスバッフ
ァ１１を介して人力した文字コードを書き込む。

次に、ＣＲＴＣ３には第２図に示すようなＣＩ’（ＴＣ
クロックが発振回路７より送られる。　（：ＲＴ（：３
は（：ＲＴＣクロ・・ｌ々の立上りのタイミングで動作
を開始するがアドレスを所定時間（アクセスに要する時
間）の仮ニ出力する。そのデータは同期を取るため、ラ
ッチ回路９−４　でラッチされる。このラッチされたデ
ータはＣＲＴＣクロックを反転したものと共にＭＰＸＩ
Ｏ−１を介して８Ｍ２に送られる。この（：ＲＴにクロ
ックの反転データは８Ｍ２の最下位アドレスとして使用
される。

例えば第３図に示すように、８Ｍ２のアドレスを２進数
で０〜ｎとした場合、ｃｐｕ　ｔはそのまま０〜ｎのア
ドレスで８Ｍ２に書き込み／読出しができるが、ＣＲＴ
Ｃ３の場合はＣＲＴ（：クロックの一周期中に２文字を
表示するために、０〜ｎ−１のアドレスをＭＰＸＩＯ−
１、即ち８Ｍ２の１〜ｎのアドレスに人力する。そして
、８Ｍ２の０のアドレス　（閥下位）にはＣＲＴ（：ク
ロツクの反転データ、即ち“０”と“１”を人力してい
る。

このように（：ＲＴＣクロックの立上り時はｒ（Ｍ２に
は偶数アドレスが入力され立下り時には奇数アドレス（
前のアドレスに＋１したもの）が人力される。

これによりＣＲＴＣ３の一文字のアドレス中（（：ＲＴ
（：クロックの一周期）に８Ｍ２は２文字分の文字コー
ドを出力する。この文字コードのうち偶数アドレスの文
字コード（ａｚ、ｂｚ＝）はラッチ回路９−５によりＣ
ＲＴＣクロックの立上りでラッチされ、奇数アドレスＱ
）文字コード（ａ＋、ｂ＋””）はラッチ回路９−６に
よりＣＲＴ（：クロツクの立ち下りでラッチされる。ラ
ッチ回路９−５の文字コードの出力はＣＧ４−１により
文字パターン（Ａ２．Ｂ２””）として出力され、さら
にラッチ回路９−７によりラッチされる。同様にラッチ
回路９−５の文字コートの出力はＣＧ４−２により文字
パターン（Ａ＋、Ｉｌ＋・・・）として出力されラッチ
回路９−８によりラッチされる。この２つのラッチ回路
９−７．！ｌ−８によりラッチされた文字パターンはＭ
ＰＸに出力される。このＭＰＸはＣＩＩＴクロックのハ
イレベル時にはラッチ回路９−７の文字パターンデータ
（Ａ２．Ｂ２・・・）をロウレベル時にはラッチ回路９
−８の文字パターンデータ（Ａ＋、Ｂ＋・・・）をそれ
ぞれＰＳ５に出力する。

こねにより２つのＣＧ４−１．４−２の文字パターンは
連続してＰＳ５に出力される。これによりＰＳ５は発振
回路７のクロックで連続して文字パターンをＣＲＴ　６
のに出力できる。

なお、ＣＲＴＣ３より出力されるＣＲＴ　６の表示制御
信号はラッチ回路９−１〜９−３により文字パターンデ
ータと動機かとられているので、ずれは生じない　文字
を書き替えるときはＣＰＵ　１により８Ｍ２の文字コー
ドを書き変えるたけでよい。

弔４　ｌ、！！１は本発明の第２の実施例を示すブロッ
ク図である。同図において、第１図と同一の参照番号は
同一性のある構成部分を示す。第２の実施例では　８Ｍ
２に対して４個の（：Ｇ４−１〜４−４を使用している
。従って、ＣＧ４−１〜４−４の各々の入出力をラッチ
するためにラッチ回路９−５〜９−１２を８個使用して
いる。

第１図の場合と同様に、ラッチ回路９−１とラッチ回路
９−４．ラッチ回路９−２とラッチ回路９−５〜９−８
、ラッチ回路９−３とラッチ回路９−９〜９−１２はそ
れぞれ同一位相で入力信号をラッチする。１２は２進コ
ードをＩＯ進コードに変換するデマルチプレクサ（以下
ＤＭＰＸと略す）である。

第２の実施例では４個のＣＧ４−１〜４−４を使用する
ため、発振回路７からのクロックとして（：ＲＴＣクロ
ックの他にＣＲＴ（：クロツクのｌ／２の周期のクロッ
ク（以下、ｌ／２　ＣＲＴＣクロックと称する）も使用
し、ＣＲＴＣクロックの一周期の間に（：Ｒ４−１〜４
−４を順次アクセスしている。

従って、ＤＭＰＸ　ｌ　２はＣＲＴ（：クロツクの反転
データと１／２　ＣＲＴにクロックとの組み合わせ人力
により（：Ｇ４−１〜什・１を選択している。

第２の実施例のタイミング図、アドレスの関係図をそれ
ぞ；ｔ−Ｌ’１ｆｊＦＪ５図、第６図に示す。第６図に
示すように、ＭＰＸＩＯ−１のアドレスに（：ＲＴ（：
クロックの反転データをＭＰＸＩＯ−１の０のアドレス
に、ｌ／２ＣＲＴＣクロツクをＭＰＸＩＯ−１の１のア
ドレスにそれぞれ人力することにより（：ＲＴ（：３の
アドレスを０〜ｎ−２としてＭｌ）ＸＩＯ−１の２〜ｎ
のアドレスに入力することかできる。この結果、ＣＲＴ
Ｃクロックの一周期分で４つの文字コード（”　ｌ　、
”２　＋　ａ３　＋　ａ４）をＲＭ２より出力すること
ができる。これらの文字コードはＤＭＩ）Ｘ１２により
別々に分離され、ラッチ回路９−５〜９−８でラッチさ
れる。これらのラッチされた文字コートはＣＧ４−１〜
４−４にそれぞれ人力される。

ＣＧ４−１〜４−４は文字コード（”ｌ　＋ｂ＋””、
ａ２１ｂ２””１　ａ３＋ｂ　３−・・、ａｎ、ｂ４”
”）に対応する文字パターン（Ａ＋、Ｂ＋・・・、Ａ２
．Ｂ２−・・、八３．Ｂ３・”、Ａ４．Ｂ４””）をそ
れぞれ出力する。これらの文字パターンはラッチ回路９
−９〜９−１２により再び同期がとられ、ＭＰＸＩＯ−
２へ出力される。ＭＰＸＩＯ−２は（：ＲＴ［：クロツ
クの反転データの人力Ｓａとｌ／２　ＣＰ、ＴＣクロッ
クの人力Ｓ、により第１表のように、ＣＧ４−１〜４−
４の出力を選択してＰＳ５へ順次出力する。

第１表 この結果、ＰＳ５は発振回路７のクロックにより文字パ
ターン（Ａｌ−Ａ４．Ｂ、〜Ｂ４・・・）を連続してＣ
ＲＴ　６に出力できる。

このように本実施例によれば、高精細ＣＲＴの文字表示
においてＢＭＭを使用せずにＣＧで表示することか−」
能になり、文字の書き替えをＣＰＵ　１がＲＭ２に文字
コードを書き替えるだけで済み、ｃｐｕ　ｉの負担を軽
減できる。

さらにＢＭＭを使用しない為、価格が安くおさえること
かでき、廉価な高精細Ｃ）（Ｔ文字表示装置を実現でき
る。

以上の実施例では高精細ＣＲＴを用いた文字表示装置を
説明したが本発明は高精細なダイナミックＱのパネルデ
ィスプレイ等を用いた文字表示装置にも通用できるのは
明らかである。

（発明の効果） 以上説明したように本発明によれば、１つのリフレッシ
ュメモリに対して複数のキャラクタジェネレータを用い
ることにより動作時間が速い文字表示装置を安価に提供
できる効果がある。

【図面の簡単な説明】

第１図は本発明の第１図の実施例を示すブロック図、第
２図は第１図の実施例のタイミング図、第３図は第１図
の実施例の動作を説明する図、第４図は本発明の第２の
実施例を示すブロック図、第５図は第４図の実施例のタ
イミング図、第６［り１は第４図の実施例の動作を説明
する図、第７図（ａ）　、　（ｂ）は従来の文字表示装
置を示すブロックＬＡυある。 １・・・中央処理装置（ｃｐｕ）、 ２・−リフレッシュメモリ（ＲＭ）、 ３−ＣＲＴコントローラ（ＣＲＴＣ）、４−１〜４−４
・−キャラクタジェネレータ（ＣＧ）、５・・・パラレ
ル・シリアル変換回路（ｐｓ）、６−（：ＲＴ。 ７・・・発振回路、 ８・・・ビットマツプメモリ（ＢＢＭ）、９−１〜９−
１２−・・ラッチ回路、 １０−１．１０−２−・・マルチプレクサ（ＭＰＸ）、
１１−・・パスバッファ、 １２−・・デマルチプレクサ（ＤＭＰＸ）　。

Claims (1)

1. 【特許請求の範囲】 （ａ）文字コードを記憶するリフレッシュメモリ、（ｂ
   ）文字コードに対応する文字パターンを発生する複数の
   キャラクタジェネレータ、 （ｃ）前記キャラクタジェネレータの出力信号を切り替
   える切替手段、 （ｄ）文字パターンを表示画面上に表示する表示手段、 （ｅ）前記リフレッシュメモリから読み出した文字コー
   ドを各キャラクタジェネレータに順に供給して得られる
   各々の文字パターンを前記切替手段により順に切り替え
   て前記表示手段に表示させる表示制御手段、 とからなることを特徴とする文字表示装置。