JPS6225908Y2 - - Google Patents
Info
- Publication number
- JPS6225908Y2 JPS6225908Y2 JP1980093879U JP9387980U JPS6225908Y2 JP S6225908 Y2 JPS6225908 Y2 JP S6225908Y2 JP 1980093879 U JP1980093879 U JP 1980093879U JP 9387980 U JP9387980 U JP 9387980U JP S6225908 Y2 JPS6225908 Y2 JP S6225908Y2
- Authority
- JP
- Japan
- Prior art keywords
- ccd
- transfer channel
- delay line
- transfer
- drain regions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Networks Using Active Elements (AREA)
Description
【考案の詳細な説明】
本考案は、スパイラル状の転送チヤンネルを有
するCCD（電荷結合素子）を用いた遅延線に関
するものである。
するCCD（電荷結合素子）を用いた遅延線に関
するものである。
CCDを遅延線として用いる場合は、一端より
電気信号を電荷として注入し、他端よりクロツク
周期と電極数で決定される時間だけ遅延された信
号を取り出す。このCCD遅延線に於て最も簡単
なものは、CCD転送チヤンネルを一直線に形成
するものであるが、この場合ペレツトサイズが非
常に長くなり過ぎ、設計、製造上で不都合が生
じ、実用に供し得ない。一方、この点を改善する
ものとして、例えば第１図に示すように平行して
幾つかの行に形成したCCD転送チヤンネル１の
端部を折曲げ部２で接続し、電荷転送を途中で方
向変換させるようにした所謂折曲げ型CCD遅延
線が提案されている。しかし乍ら、第１図の構成
に於ては転送チヤンネルの直線部１と折曲げ部２
との１ビツトの幾何学的パターンが異なるため
に、之を所謂スタート−ストツプモード（CCD
遅延線に信号を書き込んだ後、一定時間転送クロ
ツクを停止し、その後再び転送クロツクを与えて
信号を読出すもの）で使用した場合、折曲げ部２
での不完全転送、暗電流によつて折曲げ部２でレ
ベル変動が生じ、結果的にノイズ（所謂コーナノ
イズ）となつて出力信号が劣下する欠点があつ
た。
電気信号を電荷として注入し、他端よりクロツク
周期と電極数で決定される時間だけ遅延された信
号を取り出す。このCCD遅延線に於て最も簡単
なものは、CCD転送チヤンネルを一直線に形成
するものであるが、この場合ペレツトサイズが非
常に長くなり過ぎ、設計、製造上で不都合が生
じ、実用に供し得ない。一方、この点を改善する
ものとして、例えば第１図に示すように平行して
幾つかの行に形成したCCD転送チヤンネル１の
端部を折曲げ部２で接続し、電荷転送を途中で方
向変換させるようにした所謂折曲げ型CCD遅延
線が提案されている。しかし乍ら、第１図の構成
に於ては転送チヤンネルの直線部１と折曲げ部２
との１ビツトの幾何学的パターンが異なるため
に、之を所謂スタート−ストツプモード（CCD
遅延線に信号を書き込んだ後、一定時間転送クロ
ツクを停止し、その後再び転送クロツクを与えて
信号を読出すもの）で使用した場合、折曲げ部２
での不完全転送、暗電流によつて折曲げ部２でレ
ベル変動が生じ、結果的にノイズ（所謂コーナノ
イズ）となつて出力信号が劣下する欠点があつ
た。
本考案は、かかる点に鑑みCCD転送チヤンネ
ルの全長に亘つて１ビツトの幾何学的パターンを
均一にして出力信号の劣下を回避すると共に、小
さなペレツトサイズで実現できるようにした
CCD遅延線を提供するものである。
ルの全長に亘つて１ビツトの幾何学的パターンを
均一にして出力信号の劣下を回避すると共に、小
さなペレツトサイズで実現できるようにした
CCD遅延線を提供するものである。
以下、第２図及び第３図を用いて本考案による
CCD遅延線を説明する。
CCD遅延線を説明する。
本考案においては、第２図に示すように第１導
電形の半導体基板の一主面に臨んで、信号電荷を
転送するCCD構造の多数ビツトから成る転送チ
ヤンネル３をスパイラル状に形成し、このスパイ
ラル状の転送チヤンネル３の最外周及び最内周に
隣接して所謂エツジドレイン領域４及び５を形成
し、この最内周に隣接するエツジドレイン領域５
の内側の空所にこの遅延線の入力又は出力回路の
一方の回路６を設けて構成する。エツジドレイン
領域４及び５は、転送チヤンネル３以外の基体中
で発生したノイズとなる電荷が転送チヤンネル３
へ侵入するを阻止するものであり、例えば基体と
異なる導電形の半導体層によつて構成する。又、
転送チヤンネル３は、具体的には第３図（拡大平
面図）に示すように、第１導電形のシリコン半導
体基体の一主面にSiO2等よりなるゲート絶縁層
を介して両側より櫛歯型のクロツク電圧φ１が与
えられるストレージ電極７ｓ及びクロツク電圧φ
２が与えられるストレージ電極８ｓを夫々不純物
ドーブの多結晶シリコンにて形成し、この両スト
レージ電極７ｓ及び８ｓ間に跨る如くSiO2等よ
りなる絶縁層を介して同様に櫛歯型をなしクロツ
ク電圧φ１が与えられるトランスフア電極７ｔ及
びクロツク電圧φ２が与えられるトランスフア電
極８ｔの不純物ドーブの多結晶シリコンにて形成
する。この場合夫々のトランスフア電極７ｔ及び
８ｔは互に対応するストレージ電極７ｓ及び８ｓ
とのコンタクト部７ｃ及び８ｃの半分を覆うよう
に形成する。そして全面にSiO2等よりなる絶縁
層を被覆して後、コンタクト部７ｃ及び８ｃの絶
縁層を選択的にエツチング除去してストレージ電
極７ｓ，８ｓとトランスフア電極７ｔ，８ｔを臨
ましめ、次いで夫々両側にAl電極９及び１０を
形成して夫々対応するストレージ電極７ｓとトラ
ンスフア電極７ｔ、ストレージ電極８ｓとトラン
スフア電極８ｔを互に接続するようになす。この
場合、巾Ｗが転送チヤンネル３となり、矢印ａ方
向に信号電荷が転送される。
電形の半導体基板の一主面に臨んで、信号電荷を
転送するCCD構造の多数ビツトから成る転送チ
ヤンネル３をスパイラル状に形成し、このスパイ
ラル状の転送チヤンネル３の最外周及び最内周に
隣接して所謂エツジドレイン領域４及び５を形成
し、この最内周に隣接するエツジドレイン領域５
の内側の空所にこの遅延線の入力又は出力回路の
一方の回路６を設けて構成する。エツジドレイン
領域４及び５は、転送チヤンネル３以外の基体中
で発生したノイズとなる電荷が転送チヤンネル３
へ侵入するを阻止するものであり、例えば基体と
異なる導電形の半導体層によつて構成する。又、
転送チヤンネル３は、具体的には第３図（拡大平
面図）に示すように、第１導電形のシリコン半導
体基体の一主面にSiO2等よりなるゲート絶縁層
を介して両側より櫛歯型のクロツク電圧φ１が与
えられるストレージ電極７ｓ及びクロツク電圧φ
２が与えられるストレージ電極８ｓを夫々不純物
ドーブの多結晶シリコンにて形成し、この両スト
レージ電極７ｓ及び８ｓ間に跨る如くSiO2等よ
りなる絶縁層を介して同様に櫛歯型をなしクロツ
ク電圧φ１が与えられるトランスフア電極７ｔ及
びクロツク電圧φ２が与えられるトランスフア電
極８ｔの不純物ドーブの多結晶シリコンにて形成
する。この場合夫々のトランスフア電極７ｔ及び
８ｔは互に対応するストレージ電極７ｓ及び８ｓ
とのコンタクト部７ｃ及び８ｃの半分を覆うよう
に形成する。そして全面にSiO2等よりなる絶縁
層を被覆して後、コンタクト部７ｃ及び８ｃの絶
縁層を選択的にエツチング除去してストレージ電
極７ｓ，８ｓとトランスフア電極７ｔ，８ｔを臨
ましめ、次いで夫々両側にAl電極９及び１０を
形成して夫々対応するストレージ電極７ｓとトラ
ンスフア電極７ｔ、ストレージ電極８ｓとトラン
スフア電極８ｔを互に接続するようになす。この
場合、巾Ｗが転送チヤンネル３となり、矢印ａ方
向に信号電荷が転送される。
上述せる本考案によれば、CCD転送チヤンネ
ル３をスパイラル状に形成したことにより長いビ
ツト数にも抱らず、全て１ビツトの幾何学的パタ
ーンが均一となり、したがつて従来の如きコーナ
ノイズの発生が無くなり良好な出力信号が得られ
る。又、スパイラル状の転送チヤンネル３の最外
周及び最内周に隣接してエツジドレイン領域４及
び５を設けたことにより、外部からの電荷の入侵
が阻止されさらに信頼性が向上する。更に最内周
に隣接するエツジドレイン領域５内にこの遅延線
の入力又は出力回路のいずれか一方の回路６を形
成するようになしたので、全体がコンパクトにま
とめられ、小さなペレツトサイズで目的のCCD
遅延線が得られるものである。
ル３をスパイラル状に形成したことにより長いビ
ツト数にも抱らず、全て１ビツトの幾何学的パタ
ーンが均一となり、したがつて従来の如きコーナ
ノイズの発生が無くなり良好な出力信号が得られ
る。又、スパイラル状の転送チヤンネル３の最外
周及び最内周に隣接してエツジドレイン領域４及
び５を設けたことにより、外部からの電荷の入侵
が阻止されさらに信頼性が向上する。更に最内周
に隣接するエツジドレイン領域５内にこの遅延線
の入力又は出力回路のいずれか一方の回路６を形
成するようになしたので、全体がコンパクトにま
とめられ、小さなペレツトサイズで目的のCCD
遅延線が得られるものである。
尚、上例の他に径の異なる半円形のCCD転送
チヤンネルを互い違いに接続して全体として疑似
スパイラル状に形成してもよい。
チヤンネルを互い違いに接続して全体として疑似
スパイラル状に形成してもよい。
第１図は従来のCCD遅延線の平面図、第２図
は本考案のCCD遅延線の平面図、第３図はその
要部の拡大平面図である。 ３は転送チヤンネル、４，５はエツジドレイン
領域、６は入力又は出力回路である。
は本考案のCCD遅延線の平面図、第３図はその
要部の拡大平面図である。 ３は転送チヤンネル、４，５はエツジドレイン
領域、６は入力又は出力回路である。
Claims (1)
- 信号電荷を転送する転送チヤンネルをスパイラ
ル状に形成し、該スパイラル状の転送チヤンネル
の最外周及び最内周に隣接してそれぞれエツジド
レイン領域を設け、上記最内周に隣接したエツジ
ドレイン領域の内側に入力又は出力回路の一方を
設けて成るCCD遅延線。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1980093879U JPS6225908Y2 (ja) | 1980-07-03 | 1980-07-03 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1980093879U JPS6225908Y2 (ja) | 1980-07-03 | 1980-07-03 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5719623U JPS5719623U (ja) | 1982-02-01 |
| JPS6225908Y2 true JPS6225908Y2 (ja) | 1987-07-02 |
Family
ID=29455812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1980093879U Expired JPS6225908Y2 (ja) | 1980-07-03 | 1980-07-03 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6225908Y2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5550880Y2 (ja) * | 1976-09-28 | 1980-11-27 |
-
1980
- 1980-07-03 JP JP1980093879U patent/JPS6225908Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5719623U (ja) | 1982-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS596072B2 (ja) | 電荷転送デバイス | |
| JP3726760B2 (ja) | 半導体装置の製造方法 | |
| JP2003318290A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JP3640186B2 (ja) | 半導体装置の製造方法 | |
| JPS6042634B2 (ja) | 電荷結合装置 | |
| JP2003243618A (ja) | 半導体装置の製造方法 | |
| JP2945969B2 (ja) | 不揮発性メモリデバイス並びにその製造方法 | |
| US6111279A (en) | CCD type solid state image pick-up device | |
| US4156247A (en) | Two-phase continuous poly silicon gate CCD | |
| US4099317A (en) | Method for fabricating self-aligned CCD devices and their output self-aligned MOS transistors on a single semiconductor substrate | |
| JPS6244428B2 (ja) | ||
| US4222165A (en) | Two-phase continuous poly silicon gate CCD | |
| JPH04233278A (ja) | ポリシリコンスペーサを使用した分割ゲートｅｐｒｏｍセル | |
| JP3150050B2 (ja) | 電荷結合装置およびその製造方法 | |
| US6218211B1 (en) | Method of fabricating a thinned CCD | |
| EP0246555A2 (en) | Self aligned zero overlap charge coupled device | |
| JPS61263272A (ja) | 電荷結合半導体装置の製造方法 | |
| US5986295A (en) | Charge coupled device | |
| JPH0618263B2 (ja) | 電荷転送素子 | |
| JPS60224264A (ja) | 半導体集積回路装置 | |
| JP2958061B2 (ja) | 電荷転送装置 | |
| JP2508507B2 (ja) | 固体撮像装置 | |
| JPH03291945A (ja) | 電荷転送素子およびその製造方法 | |
| JP2911146B2 (ja) | 半導体装置 | |
| JPH07135267A (ja) | 不揮発性メモリ半導体装置及びその製造方法 |