JPS62260357A - Ｓｏｉ基板及びその製造方法 - Google Patents
Ｓｏｉ基板及びその製造方法Info
- Publication number
- JPS62260357A JPS62260357A JP10415386A JP10415386A JPS62260357A JP S62260357 A JPS62260357 A JP S62260357A JP 10415386 A JP10415386 A JP 10415386A JP 10415386 A JP10415386 A JP 10415386A JP S62260357 A JPS62260357 A JP S62260357A
- Authority
- JP
- Japan
- Prior art keywords
- insulating substrate
- substrate
- silicon
- silicon layer
- soi substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims description 36
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 30
- 229910052710 silicon Inorganic materials 0.000 claims description 30
- 239000010703 silicon Substances 0.000 claims description 30
- 239000010409 thin film Substances 0.000 claims description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 4
- 238000000034 method Methods 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 4
- 229910052594 sapphire Inorganic materials 0.000 description 5
- 239000010980 sapphire Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、絶縁性基板上にシリコン層を形成して成る５
ＯＩ（シリコン−オン−インシュレータ）基板に関する
ものである。
ＯＩ（シリコン−オン−インシュレータ）基板に関する
ものである。
絶縁性基板上〈シリコン層を接着して成るｓＯ工基板に
関し、又、絶縁性基板上にシリコン薄膜を形成したのち
に、該絶縁性基板とシリコン層を密着させ、酸素雰囲気
中で１０００℃前後の熱処理を処すことにより、絶縁性
基板上にシリコン層を接着させ穴ものである。
関し、又、絶縁性基板上にシリコン薄膜を形成したのち
に、該絶縁性基板とシリコン層を密着させ、酸素雰囲気
中で１０００℃前後の熱処理を処すことにより、絶縁性
基板上にシリコン層を接着させ穴ものである。
サファイヤ等の絶縁性基板上に単結晶増を成長させたＳ
ＯＳ ＜シリコン−オン−サファイヤ）基板を用いて、
ＭＯ８型半導体装ｆｉｔを製造することが広く行なわれ
ている。
ＯＳ ＜シリコン−オン−サファイヤ）基板を用いて、
ＭＯ８型半導体装ｆｉｔを製造することが広く行なわれ
ている。
しかしながら、前述の従来技術では、次の様な欠点があ
る。
る。
第１の欠点は、サファイヤ基板が高価である為量産性特
にコスト面で問題となる。
にコスト面で問題となる。
第２の欠点は、大口径化が難かしい点である。
これはサファイヤ基板が現状では外径４インチ位までの
製造技術しかない為である。
製造技術しかない為である。
第５はサファイヤ基板上に形成した半導体層であるシリ
コン薄膜の特性の問題である。これは、エピタキシャル
成長等の技術を用いているが、現状ではまだ欠陥が多く
、歩留９低下の主要因となっている。
コン薄膜の特性の問題である。これは、エピタキシャル
成長等の技術を用いているが、現状ではまだ欠陥が多く
、歩留９低下の主要因となっている。
本発明はこの様な問題点を解決するもので、その目的と
するところは、安価で大口径のＳＯＩ基板を提供するこ
とにある。
するところは、安価で大口径のＳＯＩ基板を提供するこ
とにある。
絶縁性基板上に半導体層を構成してなるＳＯＩ基板にお
いて、前記絶縁性基板上にシリコン薄膜を形成したのち
に、シリコン層を密着させ、酸素雰囲気中で１０００℃
前後の熱処理を処すことにより、絶縁性基板上にシリコ
ン層を接着させたものである。
いて、前記絶縁性基板上にシリコン薄膜を形成したのち
に、シリコン層を密着させ、酸素雰囲気中で１０００℃
前後の熱処理を処すことにより、絶縁性基板上にシリコ
ン層を接着させたものである。
本発明の作用を述べれば、絶縁基板上に形成されたシリ
コン薄膜が、高温で酸素に触れる為表面が酸什シリコン
膜に変化する。又、接着せんとするシリコン層の表面も
酸化シリコン膜に変化する。
コン薄膜が、高温で酸素に触れる為表面が酸什シリコン
膜に変化する。又、接着せんとするシリコン層の表面も
酸化シリコン膜に変化する。
この酸化反応により、互いのシリコン膜が結合し絶縁基
板上にシリコン層が接着される。酸化シリコン膜は非常
に安定した物質であシ、又結合力も強い。この為接着強
度はバルク並である。
板上にシリコン層が接着される。酸化シリコン膜は非常
に安定した物質であシ、又結合力も強い。この為接着強
度はバルク並である。
以下、本発明について、実施例に基づき詳細に説明する
。
。
第１図は本発明の第１の実施例を工程順に示す図である
。まずａ図の如く、絶縁性基板１上にシリコン薄膜ｔ−
ＣＶＤ法等を用いて全面に形成したのちに、該絶縁基板
とシリコン層とを密着させ、１０００℃前後の熱処理を
処すことＫより、６図の如く絶縁基板とシリコン層は完
全に接着する。
。まずａ図の如く、絶縁性基板１上にシリコン薄膜ｔ−
ＣＶＤ法等を用いて全面に形成したのちに、該絶縁基板
とシリコン層とを密着させ、１０００℃前後の熱処理を
処すことＫより、６図の如く絶縁基板とシリコン層は完
全に接着する。
以上述べた如く、本発明は、絶縁性基板上にシリコン薄
膜を全面に形成したことにより容易にシリコン層を接着
することができる。
膜を全面に形成したことにより容易にシリコン層を接着
することができる。
この様にして作製したＳＯＩ基板は、安価に、しかも大
口径化が可能である。シリコン層については、ＩＣ製造
用に：６インチあるいは８インチ径のものまで可能であ
シ、又絶縁性基板は３ｏセンチメートル径位までは精度
良い物ができている現状である。
口径化が可能である。シリコン層については、ＩＣ製造
用に：６インチあるいは８インチ径のものまで可能であ
シ、又絶縁性基板は３ｏセンチメートル径位までは精度
良い物ができている現状である。
シリコン層についての品質を観てみるト、ＩＣテクノロ
ジーの発展に供ない、シリコン基板の品質も著しく向上
している。この様に安価で高品質のシリコン層を用いた
ＳＯＩ基板を容易に作製できる本発明の効果は絶大なも
のである。
ジーの発展に供ない、シリコン基板の品質も著しく向上
している。この様に安価で高品質のシリコン層を用いた
ＳＯＩ基板を容易に作製できる本発明の効果は絶大なも
のである。
第１図（ａ） （ｂ）は本発明による実施例の工程図で
ろる。 １は絶縁基板 ２はシリコン薄膜 ３はシリコン層 以上 出願人 セイコーエプソン株式会社 代理人弁理士 最上 務 他１名 ・ント一一一
ろる。 １は絶縁基板 ２はシリコン薄膜 ３はシリコン層 以上 出願人 セイコーエプソン株式会社 代理人弁理士 最上 務 他１名 ・ント一一一
Claims (1)
- 【特許請求の範囲】 １）絶縁性基板上にシリコン層を構成して成るＳＯＩ基
板において、前記絶縁性基板上にシリコン層を接着する
事により絶縁基板上にシリコン層を構成した事を特徴と
するＳＯＩ基板。 ２）絶縁性基板上に半導体層を構成して成るＳＯＩ基板
の製造方法において、前記絶縁性基板上にシリコン薄膜
を形成する工程と、該基板とシリコン層を密着させ、酸
素雰囲気中で所望の熱処理を行なう工程とを有すること
を特徴とするＳＯＩ基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61104153A JPH07120757B2 (ja) | 1986-05-07 | 1986-05-07 | Ｓｏｉ基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61104153A JPH07120757B2 (ja) | 1986-05-07 | 1986-05-07 | Ｓｏｉ基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62260357A true JPS62260357A (ja) | 1987-11-12 |
| JPH07120757B2 JPH07120757B2 (ja) | 1995-12-20 |
Family
ID=14373120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61104153A Expired - Lifetime JPH07120757B2 (ja) | 1986-05-07 | 1986-05-07 | Ｓｏｉ基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07120757B2 (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5013155A (ja) * | 1973-06-06 | 1975-02-12 | ||
| JPS5118475A (ja) * | 1974-06-24 | 1976-02-14 | Westinghouse Electric Corp | |
| JPS5830145A (ja) * | 1981-08-17 | 1983-02-22 | Sony Corp | 半導体装置の製造方法 |
| JPS615544A (ja) * | 1984-06-19 | 1986-01-11 | Toshiba Corp | 半導体装置の製造方法 |
-
1986
- 1986-05-07 JP JP61104153A patent/JPH07120757B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5013155A (ja) * | 1973-06-06 | 1975-02-12 | ||
| JPS5118475A (ja) * | 1974-06-24 | 1976-02-14 | Westinghouse Electric Corp | |
| JPS5830145A (ja) * | 1981-08-17 | 1983-02-22 | Sony Corp | 半導体装置の製造方法 |
| JPS615544A (ja) * | 1984-06-19 | 1986-01-11 | Toshiba Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07120757B2 (ja) | 1995-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5344524A (en) | SOI substrate fabrication | |
| JP2856030B2 (ja) | 結合ウエーハの製造方法 | |
| JPH01315159A (ja) | 誘電体分離半導体基板とその製造方法 | |
| JPH01135070A (ja) | 半導体基板の製造方法 | |
| EP0969505A3 (en) | SOI substrate | |
| JPS615544A (ja) | 半導体装置の製造方法 | |
| JPH0682753B2 (ja) | 半導体装置の製造方法 | |
| JPH01259539A (ja) | Ｓｏｉ基板及びその製造方法 | |
| JPS59126639A (ja) | 半導体装置用基板の製造方法 | |
| JPS62260357A (ja) | Ｓｏｉ基板及びその製造方法 | |
| JPH01136328A (ja) | 半導体基板の製造方法 | |
| JPH05109678A (ja) | Ｓｏｉ基板の製造方法 | |
| JPS59136926A (ja) | 半導体装置の製法 | |
| JPH01226166A (ja) | 半導体装置基板の製造方法 | |
| JPS62260358A (ja) | Ｓｏｉ基板及びその製造方法 | |
| JP2850502B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPS6314449A (ja) | 誘電体分離基板の製造方法 | |
| JP2583764B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH0342814A (ja) | 半導体基板の製造方法 | |
| JPH0419699B2 (ja) | ||
| JPH04267518A (ja) | 半導体薄膜素子の製造方法 | |
| JPH05226463A (ja) | 貼り合わせ誘電体分離ウェーハの製造方法 | |
| JPH06216136A (ja) | 半導体基板およびその製造方法 | |
| JP2535577B2 (ja) | ウェ―ハの接着方法 | |
| JP2981673B2 (ja) | 半導体基板の製造方法 |