JPS5843436Y2 - 駆動回路 - Google Patents
駆動回路Info
- Publication number
- JPS5843436Y2 JPS5843436Y2 JP14888578U JP14888578U JPS5843436Y2 JP S5843436 Y2 JPS5843436 Y2 JP S5843436Y2 JP 14888578 U JP14888578 U JP 14888578U JP 14888578 U JP14888578 U JP 14888578U JP S5843436 Y2 JPS5843436 Y2 JP S5843436Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- input
- power supply
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Dc-Dc Converters (AREA)
- Electronic Switches (AREA)
Description
【考案の詳細な説明】
本考案は駆動回路に関し2、特にスイッチング・レギュ
レータを駆動するのに好適な駆動回路に関する。
レータを駆動するのに好適な駆動回路に関する。
従来のスイッチング・レギュレータは、第1図に示すよ
うに、商用電源1からの交流入力をラインフィルタ2を
介して取出し、一次側整流平滑回路3で一旦直流電圧に
変換し、この変換された直流電圧をインバータ回路4に
より再び交流電圧に変換した後にこれをトランス5によ
り降圧又は昇圧し、再び二次側整流平滑回路6によって
直流に変換し、出力端子7,8から所望の直流出力を取
出すようになっている。
うに、商用電源1からの交流入力をラインフィルタ2を
介して取出し、一次側整流平滑回路3で一旦直流電圧に
変換し、この変換された直流電圧をインバータ回路4に
より再び交流電圧に変換した後にこれをトランス5によ
り降圧又は昇圧し、再び二次側整流平滑回路6によって
直流に変換し、出力端子7,8から所望の直流出力を取
出すようになっている。
インバータ回路4はコンデンサ9,10と、スイッチン
グトランジスタ11.12とを有し、これらのスイッチ
ングトランジスタ11.12は駆動回路13によって交
互にオン・オフするように駆動され、これによりトラン
ス5の1次巻線5aにトランジスタ11゜12のオン、
オフ動作の繰返し周期で定する周波数の交流が発生する
ことになる。
グトランジスタ11.12とを有し、これらのスイッチ
ングトランジスタ11.12は駆動回路13によって交
互にオン・オフするように駆動され、これによりトラン
ス5の1次巻線5aにトランジスタ11゜12のオン、
オフ動作の繰返し周期で定する周波数の交流が発生する
ことになる。
この従来の駆動回路13ば、トランジスタ11を駆動す
るための第1駆動部14とトランジスタ12を駆動する
ための第2駆動部15とから成っている。
るための第1駆動部14とトランジスタ12を駆動する
ための第2駆動部15とから成っている。
第1駆動部14は入力端子16からの駆動信号S、を反
転するためのナンド回路17を有し、ナンド回路17か
らの出力は、コンデンサ18と抵抗器19とダイオード
20とから成るスピード・アップ回路を介してエミッタ
が′アースされているYランジメタ21のベースに印加
されている。
転するためのナンド回路17を有し、ナンド回路17か
らの出力は、コンデンサ18と抵抗器19とダイオード
20とから成るスピード・アップ回路を介してエミッタ
が′アースされているYランジメタ21のベースに印加
されている。
トランジスタ21のコレクタは駆動用出カドランス22
の1次巻線22aを介して所定の直流電源+Vに接続さ
れてち・す、トランジスタ21が、オン、オフ動作を行
うことによりトランス22の2次巻線22bに駆動パル
スが発生し、これによりトランジスタ11が上述の如く
駆動される。
の1次巻線22aを介して所定の直流電源+Vに接続さ
れてち・す、トランジスタ21が、オン、オフ動作を行
うことによりトランス22の2次巻線22bに駆動パル
スが発生し、これによりトランジスタ11が上述の如く
駆動される。
第2駆動部15も第1駆動部14と同様に構成され且つ
同様の動作を行うので、第2駆動部15Fl−いて第1
駆動部14に対応する部分には同一の符号に「′」を付
して示しである。
同様の動作を行うので、第2駆動部15Fl−いて第1
駆動部14に対応する部分には同一の符号に「′」を付
して示しである。
入力端子1Cには入力端子16に入力される2値パルス
と相補関係にある2値パルスが入力され、これによりト
ランジスタ11 。
と相補関係にある2値パルスが入力され、これによりト
ランジスタ11 。
12が交互にオン、オフ駆動されるようになっている。
このような駆動回路においては、誤信号が出力されてイ
ンバータ回路のスイッチングトランジスタ11.12が
同時にオンとなると、これらのトランジスタが瞬時に破
壊され、或いはこれらのトランジスタの各コレクタ電流
の不平衡によりトランス5が飽和し偏磁電流の発生を招
くことがある。
ンバータ回路のスイッチングトランジスタ11.12が
同時にオンとなると、これらのトランジスタが瞬時に破
壊され、或いはこれらのトランジスタの各コレクタ電流
の不平衡によりトランス5が飽和し偏磁電流の発生を招
くことがある。
しかるに、上述の如き事故が発生しないように、各入力
端子16 、16’に入力される入力信号を予め休止期
間調整回路に通して2つの入力信号が同時に低レベルに
なることがないように処理し、しかる後に各入力端子1
6,1σに印加するようにしている。
端子16 、16’に入力される入力信号を予め休止期
間調整回路に通して2つの入力信号が同時に低レベルに
なることがないように処理し、しかる後に各入力端子1
6,1σに印加するようにしている。
従って、この駆動回路は動作が確立した後では極めて良
好に動作するが、電源投入時ニア・いて、+Vで示され
る直流電源が投入された後にナンド回路17.17’を
動作させるための直流電源Vccが投入されると、直流
電源Vccの値が正常の電圧値となる1での間、ナンド
回路17 、17’の出力レベルは入力端子16 、1
6’に夫々入力されている信号の論理レベ/L[従うよ
うに保証されないので、トランジスタ11.12が同時
にオンする可能性がある。
好に動作するが、電源投入時ニア・いて、+Vで示され
る直流電源が投入された後にナンド回路17.17’を
動作させるための直流電源Vccが投入されると、直流
電源Vccの値が正常の電圧値となる1での間、ナンド
回路17 、17’の出力レベルは入力端子16 、1
6’に夫々入力されている信号の論理レベ/L[従うよ
うに保証されないので、トランジスタ11.12が同時
にオンする可能性がある。
このように従来の駆動回路では、休止期間調整回路等の
回路を付加してもインバータ回路のスイッチングトラン
ジスタを充分に保護することかできないという欠点を有
している。
回路を付加してもインバータ回路のスイッチングトラン
ジスタを充分に保護することかできないという欠点を有
している。
本考案の目的は、上記従来回路の欠点を除去した、電源
投入時にむいても2つの出力が同時に駆動状態どなるこ
とを確実に防止することができる駆動回路を提供するこ
とにある。
投入時にむいても2つの出力が同時に駆動状態どなるこ
とを確実に防止することができる駆動回路を提供するこ
とにある。
上記目的を達成するための本考案の特徴は、2つの変成
器と、該2つの変成器を2つの入力信号に従って所定の
休止期間をもって夫々交互に励磁するため、対応する該
変圧器の1次巻線を介して第1の直流電源にコレクタが
接続されたトランジスタを夫々含んで成る2つのスイッ
チング回路とから収る駆動回路にあ・いて、前記2つの
スイッチング回路の各々が、前記入力信号のいずれか一
1′jニより駆動され第2の直流電源から電力供給を受
けるオープンコレクタの論理回路と、前記論理回路の出
力により駆動され前記第2の直流電源から電力供給を受
けるトランジスタ回路と、前記トランジスタのしきい値
電圧を前記トランジスタ回路のしきい値電圧より大きく
するため前記トランジスタの入力回路に接続された半導
体素子とを備えて成ることにある。
器と、該2つの変成器を2つの入力信号に従って所定の
休止期間をもって夫々交互に励磁するため、対応する該
変圧器の1次巻線を介して第1の直流電源にコレクタが
接続されたトランジスタを夫々含んで成る2つのスイッ
チング回路とから収る駆動回路にあ・いて、前記2つの
スイッチング回路の各々が、前記入力信号のいずれか一
1′jニより駆動され第2の直流電源から電力供給を受
けるオープンコレクタの論理回路と、前記論理回路の出
力により駆動され前記第2の直流電源から電力供給を受
けるトランジスタ回路と、前記トランジスタのしきい値
電圧を前記トランジスタ回路のしきい値電圧より大きく
するため前記トランジスタの入力回路に接続された半導
体素子とを備えて成ることにある。
以下、図示の実施例により本考案を詳細に説明する。
第2図には、本考案匹よる駆動回路の一実施例が示され
ている。
ている。
駆動回路30ば2つの変成器31.32を有し、入力端
子33.33’から夫々入力される2つの入力信号P1
.P、’に従ってこれらの変成器31,32は所定の休
止期間をもって交互に励磁され、変成器31,32の2
次巻線31 b 、32bから励磁出力が取出される。
子33.33’から夫々入力される2つの入力信号P1
.P、’に従ってこれらの変成器31,32は所定の休
止期間をもって交互に励磁され、変成器31,32の2
次巻線31 b 、32bから励磁出力が取出される。
これらの励磁出力は、例えば第1図に示したようなスイ
ッチングレギュレータ回路のインバータ部のスイッチン
グトランジスタの駆動用に用いることができる。
ッチングレギュレータ回路のインバータ部のスイッチン
グトランジスタの駆動用に用いることができる。
入力端子33から入力される入力信号P1に従って変成
器31を駆動するためにスイッチング回路34が設けら
れている。
器31を駆動するためにスイッチング回路34が設けら
れている。
スイッチング回路34ば、入力端子33から入力される
入力信号P1が入力されているオープンコレクタ形式の
論理回路35を有し、論理回路35の出力は、トランジ
スタ36と抵抗器37とから成るトランジスタ回路38
に入力されている。
入力信号P1が入力されているオープンコレクタ形式の
論理回路35を有し、論理回路35の出力は、トランジ
スタ36と抵抗器37とから成るトランジスタ回路38
に入力されている。
論理回路35とトランジスタ回路38とは比較的電圧の
低い直流電源+Vccに接続されて釦り、直流電源+v
ccから電力の供給を受けている。
低い直流電源+Vccに接続されて釦り、直流電源+v
ccから電力の供給を受けている。
図示の例では、論理回路35はアンド回路35aとトラ
ンジスタ35bとが図示の如く接続されて戊ってむり、
従って入力信号P、がIllとなると論理回路35の出
力は「O」となり、その結果抵抗器39を流れる電流は
トランジスタ36のベースに流入することがなく、トラ
ンジスタ回路38の出力は「l」となる。
ンジスタ35bとが図示の如く接続されて戊ってむり、
従って入力信号P、がIllとなると論理回路35の出
力は「O」となり、その結果抵抗器39を流れる電流は
トランジスタ36のベースに流入することがなく、トラ
ンジスタ回路38の出力は「l」となる。
トランジスタ回路38のコレクタはトランジスタ40の
ベースに接続されて釦り、トランジスタ40のコレクタ
は変成器31のi次巻線31aを介して比較的電圧の高
い直流電源+Eに接続されている。
ベースに接続されて釦り、トランジスタ40のコレクタ
は変成器31のi次巻線31aを介して比較的電圧の高
い直流電源+Eに接続されている。
そして、トランジスタ40のエミンタ回路にはダイオー
ド41が図示の向きに接続されて釦り、この結果、トラ
ンジスタ400ベースに印加される電圧がトランジスタ
40のベース・エミッタ間電圧VBEIとダイオード4
1の順方向電圧降下VDとの和を越えた場合にトランジ
スタ40は導通する。
ド41が図示の向きに接続されて釦り、この結果、トラ
ンジスタ400ベースに印加される電圧がトランジスタ
40のベース・エミッタ間電圧VBEIとダイオード4
1の順方向電圧降下VDとの和を越えた場合にトランジ
スタ40は導通する。
−力、トランジスタ回路38にあ−いてば、トランジス
タ38のベースの電圧がトランジスタ38のベース・エ
ミッタ間電圧VBE2(=:VBEI)を越えた時に、
トランジスタ38が導通するようになっている。
タ38のベースの電圧がトランジスタ38のベース・エ
ミッタ間電圧VBE2(=:VBEI)を越えた時に、
トランジスタ38が導通するようになっている。
即ち、トランジスタ回路38の入力のしきい値電圧はト
ランジスタ40の入力のしきい値電圧より小さく設定さ
れている。
ランジスタ40の入力のしきい値電圧より小さく設定さ
れている。
坦−ヒ、−力のスイッチング回路34について説明した
が、能力の変成器32を1駆動するためのスイッチング
回路34′も回路34と同一の構成であるので、対応す
る部分に同一の符号を付して説明を癌略する。
が、能力の変成器32を1駆動するためのスイッチング
回路34′も回路34と同一の構成であるので、対応す
る部分に同一の符号を付して説明を癌略する。
このような構成によると、電源投入時に、先ず電源+E
が投入された後に電源+Vccが投入されたとしても、
トランジスタ40.40の状態は入力信号P H*P
1’の論理状態に従うので2つの変成器31.32が電
源投入時に同時に励磁されることがない。
が投入された後に電源+Vccが投入されたとしても、
トランジスタ40.40の状態は入力信号P H*P
1’の論理状態に従うので2つの変成器31.32が電
源投入時に同時に励磁されることがない。
この理由は次に述べる通りである。電源電圧十Eが正常
に印加されている場合にむいて、電源電圧+Vccが印
加され、その電位がOvから徐々に上昇していく場合を
考えると、+VccO値がl[V]以下では論理回路3
5は正常に動作しないが、lCv〕を越えると論理回路
35及びトランジスタ回路38が正常に動作するように
なる。
に印加されている場合にむいて、電源電圧+Vccが印
加され、その電位がOvから徐々に上昇していく場合を
考えると、+VccO値がl[V]以下では論理回路3
5は正常に動作しないが、lCv〕を越えると論理回路
35及びトランジスタ回路38が正常に動作するように
なる。
−力、トランジスタ40の入力電位について考えると、
トランジスタ40のエミッタ回路にはダイオード41が
挿入されていてそのしきい値電圧が高くなっているため
、トランジスタ40のベースが約1.4 [V ]程度
にならないとトランジスタ40はオンしない。
トランジスタ40のエミッタ回路にはダイオード41が
挿入されていてそのしきい値電圧が高くなっているため
、トランジスタ40のベースが約1.4 [V ]程度
にならないとトランジスタ40はオンしない。
従ってトランジスタ40をオンできる状態に捷で電源+
Vccの電圧が上昇しているときには、すでにその前段
の回路の動作状態が確立しているので電源投入時にトい
て両変成器31.32が共に励磁されることがない。
Vccの電圧が上昇しているときには、すでにその前段
の回路の動作状態が確立しているので電源投入時にトい
て両変成器31.32が共に励磁されることがない。
従ってこの駆動回路30によって例えばスイッチング・
レギュレータの駆動を行えばインバータ部のスイッチン
グトランジスタを破壊に至らしめることなく安全に駆動
することができる。
レギュレータの駆動を行えばインバータ部のスイッチン
グトランジスタを破壊に至らしめることなく安全に駆動
することができる。
上記実施例では、トランジスタ40のしきい値電圧を高
くするために、そのエミッタ回路にダイオード41を挿
入するように構成したが、例えば第3図に示すように、
ダイオード41の代りにトランジスタ42を用い、トラ
ンジスタ40と42とでダーリントン回路を構成し、こ
れによりトランジスタ40のしきい値電圧を高くするよ
うにしてもよい。
くするために、そのエミッタ回路にダイオード41を挿
入するように構成したが、例えば第3図に示すように、
ダイオード41の代りにトランジスタ42を用い、トラ
ンジスタ40と42とでダーリントン回路を構成し、こ
れによりトランジスタ40のしきい値電圧を高くするよ
うにしてもよい。
本考案によれば、上述の如く、電源投入時にむける誤動
作を極めて簡単な回路で完全に防止することができる駆
動回路を提供することができる。
作を極めて簡単な回路で完全に防止することができる駆
動回路を提供することができる。
第1図は従来の、駆動回路によるスイッチングレギュレ
ータの回路の一例を示す回路図、第2図は本考案による
駆動回路の一実施例の回路図、第3図は第2図の実施例
の変形例の要部を示すための回路図である。 30・・・駆動回路、31 、32・・・変成器、31
a。 32a・・・1次巻線、34.34’・・・スイッチン
グ回路、P] I P 、’・・・入力信号、35・・
・論理回路、36゜40.42・・・トランジスタ、3
8・・・トランジスタ回路、41・・・ダイオード。
ータの回路の一例を示す回路図、第2図は本考案による
駆動回路の一実施例の回路図、第3図は第2図の実施例
の変形例の要部を示すための回路図である。 30・・・駆動回路、31 、32・・・変成器、31
a。 32a・・・1次巻線、34.34’・・・スイッチン
グ回路、P] I P 、’・・・入力信号、35・・
・論理回路、36゜40.42・・・トランジスタ、3
8・・・トランジスタ回路、41・・・ダイオード。
Claims (1)
- 2つの変成器と、該2つの変成器を2つの入力信号に従
って所定の休止期間をもって夫々交互IC励磁するため
、対応する該変圧器の一次巻線を介して第1の直流電源
にコレクタが接続されたトランジスタを夫々含んで成る
2つのスイッチング回路とから成る駆動回路にむいて、
前記2つのスイッチング回路の各々が、前記入力信号の
いずれか電力により駆動され第2の直流電源から電力供
給を受けるオーブンコレクタの論理回路と、前記論理回
路の出力により駆動され前記第2の直流電源から電力供
給を受けるトランジスタ回路と、前記トランジスタのし
きい値電圧を前記トランジスタ回路のしきい値電圧より
大きくするため前記トランジスタの入力回路Vこ接続さ
れた半導体素子とを備えて成ることを特徴とする駆動回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14888578U JPS5843436Y2 (ja) | 1978-10-31 | 1978-10-31 | 駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14888578U JPS5843436Y2 (ja) | 1978-10-31 | 1978-10-31 | 駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5567687U JPS5567687U (ja) | 1980-05-09 |
| JPS5843436Y2 true JPS5843436Y2 (ja) | 1983-10-01 |
Family
ID=29131701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14888578U Expired JPS5843436Y2 (ja) | 1978-10-31 | 1978-10-31 | 駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5843436Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0323736Y2 (ja) * | 1984-12-20 | 1991-05-23 |
-
1978
- 1978-10-31 JP JP14888578U patent/JPS5843436Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5567687U (ja) | 1980-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS607907B2 (ja) | スイツチングレギユレータ | |
| JP2000175449A (ja) | スイッチング電源回路 | |
| JPS6024669B2 (ja) | 断続型トランジスタ直流変換器 | |
| EP0061730A2 (en) | Transistor inverter device | |
| JPH0681500B2 (ja) | スイッチング回路 | |
| JPS631588Y2 (ja) | ||
| JPH0115173B2 (ja) | ||
| JP4784018B2 (ja) | 半導体スイッチのゲート駆動回路 | |
| JPS602675Y2 (ja) | 放電タイマ装置 | |
| JPS642543Y2 (ja) | ||
| JP2563188B2 (ja) | 過電流保護機能付自励形コンバータ | |
| JPS6325907Y2 (ja) | ||
| JPS582157Y2 (ja) | インバ−タ−の起動回路 | |
| KR910007048Y1 (ko) | 주스위칭 트랜지스터의 베이스 드라이버회로 | |
| SU1003050A2 (ru) | Ключевой стабилизатор напр жени | |
| JPH0270271A (ja) | 自励インバータの起動回路 | |
| SU558365A1 (ru) | Преобразователь посто нного тока | |
| JPS643250Y2 (ja) | ||
| JP2543893B2 (ja) | 充電回路 | |
| JPS6042521Y2 (ja) | コイルの駆動回路 | |
| JPH0349168B2 (ja) | ||
| JPS6314587B2 (ja) | ||
| JP3142431B2 (ja) | リンギングチョークコンバータ | |
| JPS5814705Y2 (ja) | スイツチング電源回路 | |
| JPH0210676B2 (ja) |