JPS62272765A

JPS62272765A - 同期信号処理回路

Info

Publication number: JPS62272765A
Application number: JP11682086A
Authority: JP
Inventors: Toshitaka Senuma; 瀬沼　俊隆; Takayuki Takeda; 孝之竹田; Kenta Tanaka; 謙太田中
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1986-05-21
Filing date: 1986-05-21
Publication date: 1987-11-26
Anticipated expiration: 2010-08-16
Also published as: JPH0777425B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】発明の詳細な説明〔産業上の利用分野〕本発明は、映像信号の複合同期信号から水平同期信号を
取り出す同期信号処理回路に関する。

〔発明の概要〕

本発明は、映像信号の複合同期信号から水平同期信号を
取り出す同期信号処理回路において、クロック信号とし
て色副搬送波発振器の出力信号が供給されるカウンタと
、このカウンタのカウント信号によりマスクパルス信号
を作成するマスクパルス作成手段と、このマスクパルス
信号に基づいて複合同期信号から水平同期信号を取り出
す水平同期信号取り出し回路とより構成したことにより
、色副搬送波発振器の出力信号をクロック信号としたた
め調整を必要としない構成で水平同期信号が得られると
共に、複合同期信号からマスクパルス信号により取り出
す簡単な構成で確実に水平同期信号が得られるようにし
たものである。

〔従来の技術〕

従来、ビデオテープレコーダ等において複合映像信号か
ら取り出した複合同期信号より水平同期信号を得る同期
信号処理回路は、例えば第４図に示す如く構成されてい
た。この同期信号処理回路は、入力端子（１１に得られ
る複合同期信号を、複合同期信号から水平同期信号の１
／２の周期の等価パルスを除去するハーフ■］キラー回
路（２）に供給し、このハーフＨキラー回路（２）でＰ
ＬＬ回路を構成する電圧制御発振器（４）から得られる
発振信号を基準クロツタ信号として水平同期信号を取り
出す。そして、このハーフＨキラー回路（２）が出力す
る水平同期信号を、発振周波数調整手段（４）を備える
電圧制御発振器（３）と分周器（５）と位相比較器（６
）とローパスフィルタ（７）とよりなるＰＬＬ回路の位
相比較器（６）の一方の入力端子に供給する。このＰＬ
Ｌ回路では、位相比較器（６）が上述の一方の入力端子
に供給されるハーフＨキラー回路（２）が出力する水平
同期信号と他方の入力端子に供給される分周器（５）に
て分周した電圧制御発振器（３）が出力する周波数信号
との位相を比較し、この位相比較信号をローパスフィル
タ（７）を介して電圧制御発振器（３）に供給する。こ
の電圧制御発振器（３）は、ローパスフィルタ（７）を
介して供給される位相比較信号により発振周波数が制御
され、抵抗器等よりなる発振周波数調整手段（４）によ
り発振周波数特性が調整されるもので、この電圧制御発
振器（３）の発振信号を上述のハーフＨキラー回路（２
）と分周器（５）に供給すると共に出力端子（８）にこ
の周波数信号を供給する。

このように構成したことにより、ハーフＨキラー回路（
２）で水平同期信号が複合同期信号から得られると共に
、このハーフＨキラー回路（２）に基準クロック信号を
供給するＰ　Ｌ　Ｌ回路で、記録・再生時のＡＦＣ回路
等で使用する水平同期信号の所定倍の周波数信号が得ら
れる。

〔発明が解決しようとする問題点〕

ところが、上述の如くして構成した同期信号処理回路は
、電圧制御発振器（３）を発振周波数調整手段（４）に
より良好に調整しなければ適正な水平同期信号が得られ
ない不都合があった。即ち、電圧制御発振器（３）の発
振周波数可変範囲を狭めて、その中心周波数を良好に調
整しなければ、信号の異常時に等価パルス信号の除去が
できなくなりハーフＨキラー回路（２）が水平同期信号
の２倍の周波数信号を出力する虞れがあった。

このため、例えば特開昭５３−５０６１３号公報に示す
如く、ディジタル回路によりハーフ■］キラー回路を構
成して無調整化を計ることが提案されているが、ディジ
タル回路よりなるハーフＨキラー回路は構成が複雑であ
る不都合があった。

本発明は之等の点に鑑み、簡単な構成で調整を必要とし
ない同期信号処理回路を提供することを目的とする。

〔問題点を解決するための手段〕

本発明の同期信号処理回路は、例えば第１図に示す如く
、クロック信号として色副搬送波発振器（１１）の出力
信号が供給されるカウンタ（９１）と、このカウンタ（
９１）のカウント信号によりマスクパルス信号を作成す
るマスクパルス作成手段（９３）　。

（９４）　、　　（９５）　、　　（９６）及び（９７
）と、このマスクパルス信号に基づいて複合同期信号か
ら水平同期信号を取り出す水平同期信号取り出し回路（
９８）とより構成したものである。

〔作用〕

本発明の同期信号処理回路は、色副搬送波発振器（１１
）の発振信号をカウンタ（９１）によりカウントさせ、
このカウント信号によりマスクパルス信号を作成し、こ
のマスクパルス信号に基づいて複合同期信号から水平同
期信号を取り出すことができ、色副搬送波発振器（１１
）の出力信号をクロック信号としたため調整を必要とし
ない構成であると共に、複合同期信号からマスクパルス
信号により取り出す簡単な構成で確実に水平同期信号が
得られる。

〔実施例〕

以下、本発明の同期信号処理回路の一実施例を、第１図
〜第３図を参照して説明しよう。この第１図〜第３図に
おいて、第４図に対応する部分には同一符号を付し、そ
の詳細説明は省略する。

本例の同期信号処理回路は、第２図に示す如く構成する
。即ち、入力端子（１）に得られる複合同期信号から水
平同期信号を取り出すハーフＨキラー回路（９）は、水
晶発振器等よりなる映像信号の色副搬送波発振器（１１
）が発振する例えば３．５８ＭＨｚの色副搬送波信号を
クロック信号として、供給する。

そして、このハーフＨキラー回路（９）がこの色副搬送
波信号をクロック信号とし、後述する構成にて水平同期
信号を取り出し、この水平同期信号をＰＬＬ回路を構成
する比較器（６）の一方の入力端子に供給する。また、
本例のＰＬＬ回路の電圧制御発振器（１０）は、発振信
号の周波数がローパスフィルタ（７）を介して得られる
位相比較器（６）の位相比較信号だけで決定され、この
発振信号を分周器（５）を介して位相比較器（６）の他
方の入力端子に供給すると共に、直接出力端子（８）に
供給する。

以上のようにして構成される本例の同期信号処理回路の
ハーフＨキラー回路（９）は、第１図に示す如く構成さ
れる。即ち、第１図において（９１）はカウンタを示し
、このカウンタ（９１）の第１の入力端子（９１ａ　）
には色副搬送波発振器（１１）の発振信号がカウント信
号として供給される。また、第２の入力端子（９１ｂ）
には後述するクリア信号が供給され、このクリア信号の
供給タイミングに基づいて、第１及び第２の出力端子（
９１ｃ　）及び（９１ｄ）に夫々異なる所定時間経過後
に変化するパルス信号を出力する。また、（９２）は複
合同期信号入力端子を示し、この入力端子（９２）に得
られる複合同期信号を、インバータ回路（９３）を介し
てＮＡＮＤゲート回路（９４）の一方の入力端子及び２
個のＮＡＮＤゲート回路（９５ａ　）　、　　（９５ｂ
　）よりなる第１のＲＳフリップフロップ（９５）の一
方の入力端子に供給する。そして、ＮＡＮＤゲート回路
（９４）の他方の入力端子には後述する第２のＲＳフリ
ップフロップ（９６）の出力信号を供給し、ＮＡＮＤゲ
ート回路（９４）の出力信号を第１のＲＳフリップフロ
ップ（９５）の他方の入力端子に供給する。この第１の
ＲＳフリップフロップ（９５）の出力信号を、２個のＮ
ＡＮＤゲート回路（９６ａ　）　、　　（９６ｂ　）よ
りなる第２のＲＳフリップフロップ（９６）の他方の入
力端子と２個のＮＡＮＤゲート回路（９７ａ　）　、　
　（９７ｂ　）よりなる第３のＲＳフリップフロップ（
９７）の一方の入力端子とカウンタ（９１）の第２の入
力端子（９１ｂ　）に供給する。また、カウンタ（９１
）の第１の出力端子（９１ｃ　）に得られるパルス信号
を第２のＲＳフリップフロップ（９６）の一方の入力端
子に供給し、第２の出力端子（９１ｄ　）に得られるパ
ルス信号を第３のＲＳフリップフロップ（９７）のＡモ
方の入力端子に供給する。そして、第３のＲＳフリップ
フロップ（９７）の出力信号をＡＮＤゲート回路（９日
）の一方の入力端子に供給し、このＡＮＤゲート回路（
９８）の他方の入力端子に端子（９２）に得られる複合
同期信号を供給する。そして、このＡＮＤゲート回路（
９８）の出力信号を出力端子（９９）に供給し、この出
力端子（９９）に得られる信号を上述の位相比較器（６
）の一方の入力端子に水平同期信号として供給する。

本例のハーフＨキラー回路（９）は以上のように構成し
たことにより、複合同期信号入力端子（９２）に第３図
Ａに示す如き複合同期信号が得られるとすると、この複
合同期信号を上述の如くインバータ回路（９３）　、Ｎ
ＡＮＤゲート回路（９４）及び第１のＲＳフリップフロ
ップ（９５）を介することにより、カウンタ（９１）の
第２の入力端子（９１ｂ）にクリア信号として第３図り
に示す如き信号が得られる。

このクリア信号の供給により、第１の入力端子（９１ａ
　）に得られる色副搬送波の発振信号のカラントが制御
され、例えばクリア信号のローレベル“Ｌ”からハイレ
ベル“Ｈ”への立ち上がり時から予め設定された所定値
ｔ１及びｔ２をカウントすると、ハイレベル″Ｈ″から
ローレベル”Ｌ”へ立ち下がる第１及び第２のカウント
信号（第３図Ｃ及びＢ）が第１及び第２の出力端子（９
１ｃ　）及び（９１ｄ　）から出力される。そして、こ
のクリア信号と第２のカウント信号とにより、第３のＲ
Ｓフリップフロップ（９７）でマスクパルス信号（第３
図Ｅ）が作成される。即ち、クリア信号のハイレベル”
Ｈ”からローレベル”Ｌ”への立方下がり時から、第２
のカウント信号のハイレベル”Ｈ”からローレベル“Ｌ
”への立ち下がり時までの間だけハイレベル“Ｈ″にな
るマスクパルス信号が第３のＲＳフリップフロップ（９
７）の出力信号として得られる。そして、このマスクパ
ルス信号をＡＮＤゲート回路（９８）の一方の入力端子
に供給することで、このＡＮＤゲート回路（９８）の他
方の入力端子に得られる複合同期信号から水平同期信号
を抜き取り、このＡＮＤゲート回路（９８）の出力信号
として出力端子（９９）に第３図Ｆに示す如き水平同期
信号が得られる。そして、この出力端子（９９）に得ら
れる水平同期信号を上述の位相比較器（６）の一方の入
力端子に供給する。

本例の同期信号処理回路は、以上のようにして水平同期
信号を複合同期信号から抜き取ることにより、カウンタ
（９１）に供給される基準クロック信号として色副搬送
波を発振する発振器（１１）の発振信号を使用したため
、ＰＬＬ回路の発振信号のようにクロック信号が変動す
ることがなく安定していて、常に安定した良好な水平同
期信号が得られる。また、この水平同期信号を所定倍す
るＰＬＬ回路は、ハーフＨキラー回路（９）にクロック
信号を供給する必要がないので、電圧制御発振器（１０
）として発振周波数を制限する等の調整をする必要がな
く、製造時等の調整作業が不要となる。

さらに、ハーフＨキラー回路（９）は、複数のゲート回
路とカウンタ（９１）だけの簡単な回路で構成される。

このため、例えばこの同期信号処理回路をＩＣ化したと
きには、外付は部品及びこの外付け部品等の接続用ピン
を削減することができ、ＷＲＩ！Ｌに構成することがで
きる。

なお、本発明は上述実施例に限らず、本発明の要旨を逸
脱することなくその他種々の構成が取り得ることは勿論
である。

〔発明の効果〕

本発明の同期信号処理回路によると、色副搬送波発振器
（１１）の発振信号をカウンタ（９１）によりカウント
させ、このカウント信号によりマスクパルス信号を作成
し、このマスクパルス信号に基づいて複合同期信号から
水平同期信号を取り出すことができる。そして、色副搬
送波発振器（１１）の出力信号をクロック信号としたた
め調整を必要としない構成であると共に、複合同期信号
からマスクパルス信号により取り出す簡単な構成で確実
に水平同期信号が得られる利益がある。

【図面の簡単な説明】

第１図は本発明の同期信号処理回路の一実施例を示す構
成図、第２図は第１図例の回路ブロックを示す構成図、
第３図は第１図例の説明に供する線図、第４図は従来の
同期信号処理回路の一例を示す構成図である。（９）はハーフＨキラー回路、（１１）は色副搬送波発
振器、（９１）はカウンタ、（９５）　、　　（９６）
及び〈９７）は夫々第１、第２及び第３のＲＳフリップ
フロップ、（９８）はＡＮＤゲート回路である。

Claims

【特許請求の範囲】

クロック信号として色副搬送波発振器の出力信号が供給
されるカウンタと、該カウンタのカウント信号によりマ
スクパルス信号を作成するマスクパルス作成手段と、該
マスクパルス信号に基づいて複合同期信号から水平同期
信号を取り出す水平同期信号取り出し回路とより構成し
たことを特徴とする同期信号処理回路。