JPH0575590A - 同期クロツク生成回路 - Google Patents
同期クロツク生成回路Info
- Publication number
- JPH0575590A JPH0575590A JP3258360A JP25836091A JPH0575590A JP H0575590 A JPH0575590 A JP H0575590A JP 3258360 A JP3258360 A JP 3258360A JP 25836091 A JP25836091 A JP 25836091A JP H0575590 A JPH0575590 A JP H0575590A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- filter
- phase
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】 位相比較器とループフィルタと電圧制御発振
器とで位相同期ループを形成した同期クロック生成回路
に関し、同期クロックの切替が発生したことを検出でき
るようにすることを目的とする。 【構成】 ループフィルタ２とは時定数が異なる別のフ
ィルタ２０を設け、これらのフィルタ２，２０の出力信
号の差分値がクロックの切替を示す閾値を越えていると
きにクロック切替信号を発生する異常検出回路４を設け
るように構成する。
器とで位相同期ループを形成した同期クロック生成回路
に関し、同期クロックの切替が発生したことを検出でき
るようにすることを目的とする。 【構成】 ループフィルタ２とは時定数が異なる別のフ
ィルタ２０を設け、これらのフィルタ２，２０の出力信
号の差分値がクロックの切替を示す閾値を越えていると
きにクロック切替信号を発生する異常検出回路４を設け
るように構成する。
Description
【０００１】
【産業上の利用分野】本発明は同期クロック生成回路に
関し、特に入力信号に出力信号を同期させるための同期
クロック生成回路に関するものである。
関し、特に入力信号に出力信号を同期させるための同期
クロック生成回路に関するものである。
【０００２】ディジタル信号の送受信にはクロック信号
が不可欠であるが、このクロック信号は常に位相及び周
波数の安定性が求められるため、入力したクロック信号
に対して出力させるクロック信号を位相同期させた同期
クロック生成回路が必要であり、多くのクロック回路に
おいて使用されている。
が不可欠であるが、このクロック信号は常に位相及び周
波数の安定性が求められるため、入力したクロック信号
に対して出力させるクロック信号を位相同期させた同期
クロック生成回路が必要であり、多くのクロック回路に
おいて使用されている。
【０００３】
【従来の技術】図４は従来から良く知られた同期クロッ
ク生成回路を示したもので、１は入力信号と出力信号と
の位相を比較してその差分値を電圧として出力する位相
比較器（ＰＣ）、２は位相比較器１の出力電圧から高調
波成分を除去するためのループフィルタ（ＬＦ：低域通
過フィルタ）、そして、３はフィルタ２の出力信号によ
り周波数が変化する出力クロックを発生すると共に位相
比較器１に与える電圧制御発振器（ＶＣＸＯ）であり、
これらのループにより位相同期ループ（ＰＬＬ）が形成
されている。
ク生成回路を示したもので、１は入力信号と出力信号と
の位相を比較してその差分値を電圧として出力する位相
比較器（ＰＣ）、２は位相比較器１の出力電圧から高調
波成分を除去するためのループフィルタ（ＬＦ：低域通
過フィルタ）、そして、３はフィルタ２の出力信号によ
り周波数が変化する出力クロックを発生すると共に位相
比較器１に与える電圧制御発振器（ＶＣＸＯ）であり、
これらのループにより位相同期ループ（ＰＬＬ）が形成
されている。
【０００４】このような同期クロック生成回路の動作に
おいては、入力クロック信号と出力クロック信号とが位
相比較器１で比較されてその位相差が電圧信号の形で出
力され、フィルタ２に与えられる。フィルタ２では、位
相比較器１の出力電圧から高調波成分を除去して電圧制
御発振器３に与えると、電圧制御発振器３では入力電圧
に比例して発振周波数を変化させるので、入力クロック
信号と出力クロック信号との位相差が徐々に縮まって行
き、最終的には両クロック信号の周波数と位相とが一致
して同期することとなる。
おいては、入力クロック信号と出力クロック信号とが位
相比較器１で比較されてその位相差が電圧信号の形で出
力され、フィルタ２に与えられる。フィルタ２では、位
相比較器１の出力電圧から高調波成分を除去して電圧制
御発振器３に与えると、電圧制御発振器３では入力電圧
に比例して発振周波数を変化させるので、入力クロック
信号と出力クロック信号との位相差が徐々に縮まって行
き、最終的には両クロック信号の周波数と位相とが一致
して同期することとなる。
【０００５】
【発明が解決しようとする課題】このような同期した状
態において、入力クロック信号が上位レベルの同期クロ
ックであったとして、何らかの原因でこの上位の同期ク
ロックに障害が生じて下位レベルの同期クロックに切り
替えざるを得なくなったときでもこの位相同期ループは
その下位レベルのクロックで同期を取るようにする。
態において、入力クロック信号が上位レベルの同期クロ
ックであったとして、何らかの原因でこの上位の同期ク
ロックに障害が生じて下位レベルの同期クロックに切り
替えざるを得なくなったときでもこの位相同期ループは
その下位レベルのクロックで同期を取るようにする。
【０００６】従って、この同期クロック生成回路の出力
クロック信号を受ける下部の装置では相変わらずその下
位のクロックで同期が取れてしまうため、クロックのレ
ベルが切り替わったことが判らずに動作を続けてしま
い、不足の事故が発生することがあるという問題点があ
った。
クロック信号を受ける下部の装置では相変わらずその下
位のクロックで同期が取れてしまうため、クロックのレ
ベルが切り替わったことが判らずに動作を続けてしま
い、不足の事故が発生することがあるという問題点があ
った。
【０００７】従って、本発明は、位相比較器とループフ
ィルタと電圧制御発振器とで位相同期ループを形成した
同期クロック生成回路において、同期クロックの切替が
発生したことを検出できるようにすることを目的とす
る。
ィルタと電圧制御発振器とで位相同期ループを形成した
同期クロック生成回路において、同期クロックの切替が
発生したことを検出できるようにすることを目的とす
る。
【０００８】
【課題を解決するための手段】図１は、上記の課題を解
決するための本発明に係る同期クロック生成回路は、ル
ープフィルタ２とは時定数が異なる別のフィルタ２０を
設け、これらのフィルタ２，２０の出力信号の差分値が
クロックの切替を示す閾値を越えているときにクロック
切替信号を発生する異常検出回路４を設けたことを特徴
とするものである。
決するための本発明に係る同期クロック生成回路は、ル
ープフィルタ２とは時定数が異なる別のフィルタ２０を
設け、これらのフィルタ２，２０の出力信号の差分値が
クロックの切替を示す閾値を越えているときにクロック
切替信号を発生する異常検出回路４を設けたことを特徴
とするものである。
【０００９】
【作用】本発明に係る同期クロック生成回路において
は、定常的な同期状態に在るとき、位相比較器１に接続
された２つのフィルタ２，２０の出力信号間の電圧差は
無いので異常検出回路４は異常検出信号を発生しない
が、入力クロックが切り替わったとき、その位相差に応
じて位相比較器１の出力電圧が発生される。即ち、位相
差が大きければ大きい程出力電圧は大きくなり、小さけ
れば小さい程出力電圧は小さくなる。
は、定常的な同期状態に在るとき、位相比較器１に接続
された２つのフィルタ２，２０の出力信号間の電圧差は
無いので異常検出回路４は異常検出信号を発生しない
が、入力クロックが切り替わったとき、その位相差に応
じて位相比較器１の出力電圧が発生される。即ち、位相
差が大きければ大きい程出力電圧は大きくなり、小さけ
れば小さい程出力電圧は小さくなる。
【００１０】このような位相比較器１の出力電圧を受け
るフィルタ２及び２０は、図２に示すような異なった時
定数（時間対出力電圧特性）ａ及びｂを持っているの
で、入力クロックが切り替わって位相差が大きくなって
位相比較器１の出力電圧も大きくなったときには、入力
電圧（位相比較器１の出力電圧）に達するまでに時定数
ａとｂとの電圧差が段々大きくなって行く。
るフィルタ２及び２０は、図２に示すような異なった時
定数（時間対出力電圧特性）ａ及びｂを持っているの
で、入力クロックが切り替わって位相差が大きくなって
位相比較器１の出力電圧も大きくなったときには、入力
電圧（位相比較器１の出力電圧）に達するまでに時定数
ａとｂとの電圧差が段々大きくなって行く。
【００１１】従って、この時定数ａとｂとの電圧差がク
ロックの切替を示す程大きいときに異常検出回路４がク
ロック切替信号を発生するので、この同期クロックを使
用する下位の装置ではクロックが切り替えられたことを
知ることができ、不測の事態に備えることができる。
ロックの切替を示す程大きいときに異常検出回路４がク
ロック切替信号を発生するので、この同期クロックを使
用する下位の装置ではクロックが切り替えられたことを
知ることができ、不測の事態に備えることができる。
【００１２】
【実施例】図３は、図１に示した本発明に係る同期クロ
ック生成回路の実施例を示したもので、この実施例で
は、ループフィルタ２を抵抗ｒ１とコンデンサｃ１とか
ら成る積分回路で構成し、このループフィルタ２とは別
に設けたフィルタ２０を抵抗ｒ２とコンデンサｃ２とか
ら成る積分回路で構成している。そして、これらのフィ
ルタ２，２０はそれぞれ図２に示す特性ａの時定数ｔ１
（＝ｃ１・ｒ１）及び特性ｂの時定数ｔ２（＝ｃ２・ｒ
２）を有している。但し、時定数ｔ１＜ｔ２に設定され
ている。また、異常検出回路４は両フィルタ２，２０の
出力信号の差分値を取る演算増幅器４１とこの演算増幅
器４１の出力信号とクロックの切替を示す閾値Ｔｈとを
比較するコンパレータ４２とで構成されている。
ック生成回路の実施例を示したもので、この実施例で
は、ループフィルタ２を抵抗ｒ１とコンデンサｃ１とか
ら成る積分回路で構成し、このループフィルタ２とは別
に設けたフィルタ２０を抵抗ｒ２とコンデンサｃ２とか
ら成る積分回路で構成している。そして、これらのフィ
ルタ２，２０はそれぞれ図２に示す特性ａの時定数ｔ１
（＝ｃ１・ｒ１）及び特性ｂの時定数ｔ２（＝ｃ２・ｒ
２）を有している。但し、時定数ｔ１＜ｔ２に設定され
ている。また、異常検出回路４は両フィルタ２，２０の
出力信号の差分値を取る演算増幅器４１とこの演算増幅
器４１の出力信号とクロックの切替を示す閾値Ｔｈとを
比較するコンパレータ４２とで構成されている。
【００１３】このような実施例においては、定常的な同
期状態に在るとき、位相比較器１の出力信号はほぼゼロ
であり、従って２つのフィルタ２，２０の出力電圧間の
電圧差は無いので演算増幅器４１の出力電圧もゼロとな
ってコンパレータ４２では正常状態（クロックの切替が
発生していない状態）を示すレベル“Ｌ”の出力信号が
発生される。
期状態に在るとき、位相比較器１の出力信号はほぼゼロ
であり、従って２つのフィルタ２，２０の出力電圧間の
電圧差は無いので演算増幅器４１の出力電圧もゼロとな
ってコンパレータ４２では正常状態（クロックの切替が
発生していない状態）を示すレベル“Ｌ”の出力信号が
発生される。
【００１４】一方、入力クロックが切り替わったとき、
その位相差に応じて位相比較器１の出力電圧が大きくな
ったときには、図２の特性ａの時定数ｔ１に応じてフィ
ルタ２の出力電圧の方が特性ｂの時定数ｔ２のフィルタ
２０の出力電圧より急激に入力電圧（位相比較器１の出
力電圧）に近づいて行くので、演算増幅器４１の両入力
電圧の差、即ち出力電圧は徐々に大きくなって行く。
その位相差に応じて位相比較器１の出力電圧が大きくな
ったときには、図２の特性ａの時定数ｔ１に応じてフィ
ルタ２の出力電圧の方が特性ｂの時定数ｔ２のフィルタ
２０の出力電圧より急激に入力電圧（位相比較器１の出
力電圧）に近づいて行くので、演算増幅器４１の両入力
電圧の差、即ち出力電圧は徐々に大きくなって行く。
【００１５】従って、この演算増幅器４１の出力電圧を
受けたコンパレータ４２は、クロックの切替を示す閾値
Ｔｈを越える程大きいときにその出力信号がレベル
“Ｈ”となり、異常検出信号（アラーム信号）が出力さ
れることとなり、この同期クロックを使用する下位の装
置ではクロックが切り替えられたことを知ることができ
る。
受けたコンパレータ４２は、クロックの切替を示す閾値
Ｔｈを越える程大きいときにその出力信号がレベル
“Ｈ”となり、異常検出信号（アラーム信号）が出力さ
れることとなり、この同期クロックを使用する下位の装
置ではクロックが切り替えられたことを知ることができ
る。
【００１６】
【発明の効果】以上のように本発明によれば、ループフ
ィルタとは時定数が異なる別のフィルタを設け、これら
のフィルタの出力信号の差分値がクロックの切替を示す
閾値を越えているときにクロック切替信号を発生する異
常検出回路を設けたので、下位の装置はクロックが切り
替えられたことを知ることができ、不測の事態を予め回
避することができる。
ィルタとは時定数が異なる別のフィルタを設け、これら
のフィルタの出力信号の差分値がクロックの切替を示す
閾値を越えているときにクロック切替信号を発生する異
常検出回路を設けたので、下位の装置はクロックが切り
替えられたことを知ることができ、不測の事態を予め回
避することができる。
【図１】本発明に係る同期クロック生成回路を原理的に
示したブロック図である。
示したブロック図である。
【図２】本発明に係る同期クロック生成回路に用いるフ
ィルタの特性を説明するためのグラフ図である。
ィルタの特性を説明するためのグラフ図である。
【図３】本発明に係る同期クロック生成回路の実施例を
示した回路図である。
示した回路図である。
【図４】従来から周知の同期クロック生成回路を示した
ブロック図である。
ブロック図である。
１ 位相比較器 ２ ループフィルタ ３ 電圧制御発振器 ４ 異常検出回路 ２０ フィルタ 図中、同一符号は同一又は相当部分を示す。
Claims (1)
- 【請求項１】 位相比較器(1) とループフィルタ(2) と
電圧制御発振器(3)とで位相同期ループを形成した同期
クロック生成回路(10)において、 該ループフィルタ(2) とは時定数が異なる別のフィルタ
(20)を設け、これらのフィルタ(2,20)の出力信号の差分
値がクロックの切替を示す閾値を越えているときにクロ
ック切替信号を発生する異常検出回路(4) を設けたこと
を特徴とする同期クロック生成回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3258360A JPH0575590A (ja) | 1991-09-10 | 1991-09-10 | 同期クロツク生成回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3258360A JPH0575590A (ja) | 1991-09-10 | 1991-09-10 | 同期クロツク生成回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0575590A true JPH0575590A (ja) | 1993-03-26 |
Family
ID=17319157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3258360A Withdrawn JPH0575590A (ja) | 1991-09-10 | 1991-09-10 | 同期クロツク生成回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0575590A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6079694A (en) * | 1998-03-31 | 2000-06-27 | Kawasaki Jukogyo Kabushiki Kaisha | Fluid pressure device |
-
1991
- 1991-09-10 JP JP3258360A patent/JPH0575590A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6079694A (en) * | 1998-03-31 | 2000-06-27 | Kawasaki Jukogyo Kabushiki Kaisha | Fluid pressure device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5534822A (en) | Parallel phase-locked loop oscillator circuits with average frequency calculation of input stage loop | |
| KR970006195B1 (ko) | 위상동기회로 | |
| US6757349B1 (en) | PLL frequency synthesizer with lock detection circuit | |
| US6166606A (en) | Phase and frequency locked clock generator | |
| KR940023208A (ko) | 고선명 텔레비젼용 디지탈 오디오 기기의 클럭검출 및 위상동기 루프장치 | |
| JPS5810018B2 (ja) | デイジタル位相比較器 | |
| US5745314A (en) | Clock generating circuit by using the phase difference between a burst signal and the oscillation signal | |
| JPH0575590A (ja) | 同期クロツク生成回路 | |
| JP3712141B2 (ja) | 位相同期ループ装置 | |
| JPH05268078A (ja) | 周波数監視機能を有するｐｌｌキャリブレーション回路 | |
| JP2776334B2 (ja) | 位相同期回路 | |
| JPH0884074A (ja) | Ｐｌｌ回路 | |
| KR100346725B1 (ko) | 위상동기루우프회로 | |
| KR940006093Y1 (ko) | 디지탈 위상 동기 회로 | |
| KR100273965B1 (ko) | 주파수위상동기루프 | |
| JPH05167440A (ja) | 同期外れ検出回路 | |
| JP3019657B2 (ja) | 搬送波再生回路 | |
| KR100195086B1 (ko) | 위상동기 루프 주파수 신서사이저 회로 | |
| JPH0528829Y2 (ja) | ||
| JPH01198828A (ja) | フェーズロックドループ回路 | |
| JPH03119881A (ja) | クロック発生回路 | |
| JPS59139729A (ja) | 位相同期回路 | |
| JPS63276921A (ja) | Ｐｌｌ回路 | |
| JPH03113975A (ja) | クロック発生回路 | |
| JPS6364481A (ja) | 垂直同期信号検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981203 |