JPS62272878A - トランジスタ変換器のア−ム短絡防止回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 〔発明の属する技術分野〕 この発明は、トランジスタで構成されている電力変換装
置のアーム短絡を防止するトランジスタ変換器のアーム
短絡防止回路に関する。

〔従来技術とその問題点〕

トランジスタを便用して電力変換を行うもの出してトラ
ンジスタインバータがある。よってここではトランジス
タ変換器としてトランジスタインバータを例にして以下
において説明を行うものとする。

第４図は単相トランジスタインバータの一例を示す主回
路接続図である。この第４図１こおいて４個のトランジ
スタ３〜６にはそれぞれダイオード３Ｄ〜６Ｄが逆並列
接続されており、これら４組のトランジスタとダイオー
ドとの逆並列回路で単相ブリッジ回路を形成させ、直流
電源２から直流電力を供給する。ここでトランジスタ３
と４とを交互にオン・オフさせ、かつトランジスタ５と
６も交互にオン・オフさせるのであるが、このときトラ
ンジスタ３．４のオン・オフ動作とトランジスタ５，６
のオン・オフ動作とに所定の位相差をもたせるようにす
れば、直流電源２からの直流電力は交流電力に変換され
て負荷７に供給できることは周知であるが、直流電源２
の正負極間に直列に接続されているトランジスタ３と４
とをあるいはトランジスタ５と６とを交互にオン・オフ
動作させるにあたっては、アーム短絡事故を生じないよ
うＩこ、しかるべき考慮を払わねばならないので、それ
を以下で説明する。なおトランジスタ５と６とで構成さ
れた直列回路においても同様の考慮が払われるので、こ
こではトランジスタ３と４との直列回路のみの説明を行
う。

オン状態にあってコレクタ電流が流れているトランジス
タは、これをオフさせるためにベースを逆バイアスする
などによりベース電流を遮断しても、コレクタ電流は直
ちに零とはならず、内部キャリヤが再結合して消滅する
までは導通状態を持続している。そこでベース電流を遮
断してからトランジスタのコレクタ電流が零になるまで
の時間をストレージ時間と称し、Ｔｇであられすものと
する。

従ってオンしているトランジスタ４をオフにしてからト
ランジスタ３をオンさせるにあたっては、トランジスタ
４のベース電流を連断してからストレージ時間Ｔｇより
も長い時間Ｔｄが経過したのちにトランジスタ３にベー
ス電流を供給するようにしなければならない。これは直
列接続されているトランジスタ３と４とが同時にオンし
ている期間があると、これにより直流電源２が短絡され
る、いわゆるアーム短絡状態となって、当該トランジス
タの破損や過電流検出によるインバータ停止などの不都
合を避けるためであって、Ｔｄなる時間をアーム短絡防
止用オンディレ一時間と称するが、以下ではオンディレ
一時間と略称することとする。

これはオン状態にあるトランジスタ３をオフして［・ラ
ンジスタ４をオンさせる場合についても同じである。

第５図はトランジスタ変換器のアーム短絡を防止するベ
ース信号発生の従来例を示すブロック図であって符号１
２は反転素子、符号１３と１４はアーム短絡防止用オン
ディレ一時間路、符号１７．！：１８はベース電流増幅
回路である。いまトランジスタ３と４とを交互にオン・
オフさせる原信号Ａがトランジスタ３をオンさせる信号
であるさき、この原信号人は反転素子１２により反転さ
せられてトランジスタ４をオフにする原信号Ｂとなる。

また原信号Ａがトランジスタ３をオフにする信号の場合
、これの反転信号である原信号Ｂはトランジスタ４をオ
ンさせる。力１くしてトランジスタ３と４とは交互にオ
ンとオフとを繰返すことになり、直流電源２からの直流
電力を交流に変換して負荷７に供給するのであるが、ア
ーム短絡防止用オンディレー回路１３と１４とが前述の
オンディレ一時間Ｔｄを確保するので、アーム短絡は確
実１こ防止できる。

第６図は第５図に示す従来例回路１こおける各部の動作
をあられした動作波形図であって、第６図（イ）は原信
号Ａの波形を、第６図（ロ）はトランジスタ３に与えら
れるオン・オフ信号の波形を、第６図（））はトランジ
スタ３のコレクタ電流の変化を、第６図に）はトランジ
スタ３のベース・エミッタ間電圧の変化を、第６図（川
は原信号Ｂの波形を、第６図（へ）はトランジスタ４に
与えられるオン・オフ信号の波形を、第６図（ト）はト
ランジスタ４のコレクタ電流の変化を、第６図（７）は
トランジスタ４のベース・エミッタ間電圧の変化をそれ
ぞれがあられしている。

第５図と第６図において、オフ状態にあるトランジスタ
３をオンさせるべく、ｔｏなる時刻に原信号人がオフか
らオンに変化すると、アーム短絡防止用オンディレー回
路１３の働き（こよりオンディレ一時間Ｔｄが経過した
のちに、信号絶縁回路１５とベース電流増幅回路１７を
経てトランジスタ３のベースにオン信号が与えられ（第
６図（ｑ参照）、当該トランジスタ３にコレクタ電流が
流れるのであるが、このコレクタ電流はトランジスタ３
をオフする信号が与えられてからＴｄなるストレージ時
間が経過しなければ零にならない（第６図（ハ）参照）
。またこのコレクタ電流が零になるとともに、このトラ
ンジスタ３のベース・エミッタ間には逆バイアス電圧が
印加される（第６図に）参照）。

第５図に示す従来例回路において、アーム短絡防止用オ
ンディレー回路１３で設定されるオンディレ一時間Ｔｄ
は一定値である。一方トランジスタ３のストレージ時間
Ｔｇは、このトランジスタの形式、コレクタ電流の大き
さ、ジャンクション温度の高低あるいはベース電流の大
小などにより変化するので、当該トランジスタ３のすべ
ての動作条件を考慮して最長ストレージ時間Ｔｇｍａｘ
を予想し、オンディレ一時間Ｔｄは、この最長ストレー
ジ時間Ｔｇｍａｘよりも大きな値を選定していた。

しかしながら、通常の運転におけるストレージ時間Ｔｇ
は最長ストレージ時間ＴｇｎｌａＸよりもはるかに短い
ので、上述のようにして選定されたオンディレ一時間Ｔ
ｄ　とストレージ時間Ｔｇとでは大きな差を生じる。そ
のためこの両者の差時間すなわちＴｄ−Ｔｇ　なる期間
はトランジスタ３と４とが同時にオフの状態であってベ
ース電流が供給されていない。このように両トランジス
タ３と４七が同時にオフであるモードの期間は、制御上
の無駄時間であって、これらのトランジス・りで構成さ
れているトランジスタインバータを無制御状態におくこ
とになり、好ましいことではない。（なお上述の説明は
一方のトランジスタ３についてのみの説明であるが、他
方のトランジスタ４についても同様であるから、トラン
ジスタ４の説明は省略する。） 〔発明の目的〕 この発明は、トランジスタで構成された電力変換装置に
おいて、アーム短絡を防止するために生ずる制御無駄時
間を極小にすることができるトランジスタ変換器のアー
ム短絡防止回路を提供することを目的とする。

〔発明の要点〕

この発明は、オン状態にあるトランジスタのベースに逆
バイアス電流を与えて当該トランジスタをオフ状態にす
るのに際し、ストレージ時間が経過すればこのトランジ
スタのベース・エミッタ間に逆バイアス電圧が生じるこ
とに着目したものであって、直列接続されている２個の
トランジスタのうちの一方をオンさせようとするとき、
他方のトランジスタがオフ状態にあることをそのベース
・エミッタ間に生じる逆電圧から検知し、この逆電圧検
出信号を、オンさせようとしている一方のトランジスタ
のベース電流供線条件に組入れることにより、他方のト
ランジスタのストレージ時間が終了してコレクター流が
零になると同時に一方のトランジスタをオンさせること
ができるので、事実上制御無駄時間をほぼ零にしようと
するものである。

〔発明の実施例〕

第１図は本発明の実施例を示すブロック図である。この
第１図において、２ｆｌのトランジスタ３と４との直列
回路を直流電源２の正負極間に接続し、両トランジスタ
３と４とを交互にオンとオフとを繰返させることにより
、直流電力を交流電力に変換して負荷７に供給するのは
第５図において既述の従来例回路と同じである。

本発明においては、トランジスタ３をオン・オフさせる
ための原信号Ａは短絡防止用オンディレー回路を経るこ
となく直接信号絶縁回路１５に入力され、ベース電流増
幅回路２０を経てトランジスタ３のベースに入力される
。同様に反転素子１２を経ることでトランジスタ４にト
ランジスタ３とは逆の動作をさせる原信号Ｂも直接信号
絶縁回路１６に入力され、ベース電流増幅回路３０を経
てトランジスタ４のベースに与えられるようになってい
る。さらにトランジスタ３のベース・エミッタ間には逆
バイアス電圧検出器４０が接続されてその出力がトラン
ジスタ４用のベース電流増幅回路３０に入力され、この
逆バイアス電圧検出信号と原信号Ｂがオンを指令するこ
ととの論理積演算結果でトランジスタ４にベース電流を
供給してこれをオンさせる。このトランジスタ４のベー
スエミッタ間にも逆バイアス電圧検出器５０が接続され
ていて、これの検出信号と、トランジスタ３１こオンを
指令する原信号人との論理積演算がベース電流増幅回路
２０において行われ、その演算結果に従ってトランジス
タ３１こベース電流を供給し、これをオンさせる。

第２図は第１図に示す実施例回路の詳細をあられした回
路図である。すなわち第１図１こ示すベース電流増幅回
路２０が第２図ｔこおける順バイアス電源２１、逆バイ
アス電源２２．１＠バイアストランジスタ２３、逆バイ
アストランジスタ２４、λＮＤゲート２５および抵抗２
６〜２９に対応し、第１図ｆこ示す逆バイアス電圧検出
器４０が第２図における定電圧動作手段としての定電圧
ダイオード４１ならびに信号絶縁手段としてのホトカブ
ラ４２に対応する。同様に第１図１こ示すベース電流増
幅回路３０が第２図１こおける順バイアス電源３Ｌ逆バ
イアス電源３２）順バイアストランジスタ３３、逆バイ
アストランジス’７３４．ＡＮＤゲート３５および抵抗
３６〜３９に対応し、第１図に示す逆バイアス電圧検出
器５０が第２図における定電圧動作手段としての定電圧
ダイオード５１ならびに信号絶縁手段としてのホトカブ
ラ５２に対応する。

ただしこの第２図においては信号絶縁回路１５と１６な
らびに反転素子１２の図示は省略しているが、ＡＮＤゲ
ート２５に入力する原信号人が論理Ｈ信号または論理り
信号であるとき、ＡＮＤゲート３５１こ入力する原信号
Ｂは反転された論理り信号または論理Ｈ信号となる。

いまトランジスタ３がオフ、トランジスタ４がオンの状
態にあるとして、原信号Ａがトランジスタ３１こオンを
、また原信号Ｂがトランジスタ４にオフを指令したとす
ると、このオフ指令に従って逆バイアストランジスタ３
４が直ちに導通し、逆バイアス電源３２→トランジスタ
４のエミッタ→トランジスタ４のベース→逆バイアスト
ランジスタ３４→抵抗３９→逆バイアス電源３２の経路
で逆バイアス電流が流れる。この逆バイアス電流ｔこよ
りＩ・ランジスタ４がオフするまでのストレージ期間中
は、このトランジスタ４のベース・エミッタ間には逆電
圧は印加されないのでホトカブラ５２からは信号が出力
されない。従ってＡＮＤゲート２５に入力する原信号人
がオンを指令してもこのＡＮＤゲート２５からは論理積
演算結果として論理り信号が出力されるこ七になり、順
バイアストランジスタ２３は導通せず、従ってトランジ
スタ３はオフのままである。

トランジスタ４はそのストレージ時間Ｔｇが経過してオ
フとなると、ベース・エミッタ間には逆バイアス電圧を
生じるのであるが、この逆バイアス電圧が所定値を越え
ると定電圧ダイオード５１が導通してこれに直列接続さ
れているホトカブラ５２をオンさせるので、このホトカ
ブラ５２からは絶啼された逆バイアス電圧検出信号がＡ
ＮＤゲート２５に与えられる。この信号によりＡＮＤゲ
ート２５の出力は論理り信号から論理Ｈ信号ｉこ切換わ
って順バイアストランジスタ２３を導通させること；こ
よりトランジスタ３に順バイアス電流を供給してこれを
ターンオンさせる。すなわちトランジスタ３はトランジ
スタ４がオフとなるとき、殆んど時間遅れなしにオンと
なるので、従来存在していた制御無駄時間をほぼ零にす
ることができる。なおオン状態にあるトランジスタ３を
オフにすると同時にトランジスタ４をオンにする場合も
上記と同じ動作であることから、これの説明は省略する
。

第３図は第１図と第２図で示す実施例回路における各部
の動作をあられした動作波形図であって、第３図（イ）
は原信号Ａの波形を、第３図（ロ）はトランジスタ３Ｉ
こ与えられるオン・オフ信号の波形を、第３図０１はト
ランジスタ３のコレクタ電流の変化を、第３図に）はト
ランジスタ３のベース・エミッタ間電圧の変化を、第６
図（羽はトランジスタ３の逆バイアス状態を検出する信
号の波形を、第６図（１は原信号Ｂの波形を、第６図（
ト）はトランジスタ４に与えられるオン・オフ信号の波
形を、第６図チはトランジスタ４のコレクタ電流の変化
を、第６図（す）はトランジスタ４のベース・エミッタ
間電圧の変化を、第６図（ヌ）はトランジスタ４の逆バ
イアス状態を検出する信号の波形をそれぞれがあられし
ている。

第３図において、原信号Ａがトランジスタ３にオン指令
を与えると同時に原信号Ｂがトランジスタ４にオフ指令
を与える。この原信号Ｂのオフ指令は直ちにトランジス
タ４のオフ信号となり（第３図（ト）参照）、このトラ
ンジスタ４に逆バイアス電流を流すので、ストレージ時
間Ｔｇが経過したのちにトランジスタ４のコレクタ電流
は零となり（第３図円参照）、これと同時にベース・エ
ミッタ間に逆バイアス電圧があられれる（第３図（す）
参照）のでホトカブラ５２により逆バイアス状態検出信
号が出力され（第３図（ヌ）参照）、この検出信号と原
信号人との論理積演算結果にもとづき、トランジスタ３
のベースにオン信号が与えられ（第３図（Ｃ０ＩＩ参照
）、このトランジスタ３が導通してコレクタ電流が流れ
る（ｇ３図（／→参照）。

オンしている一方のトランジスタ３をオフして他方のト
ランジスタ４をオンさせる場合の動作も上記と同様であ
って、いずれの場合もオン状態にあるトランジスタをオ
フ状態にするのに必要なストレージ時間Ｔｇを経過すれ
ば、直ちに相手側のトランジスタをオンさせることがで
き、制御無駄時間を殆ど零にできる。

〔発明の効果〕

この発明によれば、２個のトランジスタの直列回路を直
流電源の正負極間に接続し、これらトランジスタのベー
スに廖バイアス電流を与えてオンさせ、また逆バイアス
電流を流してオフさせる動作を交互に繰返させろことで
、両トランジスタ同士の結合点に接続された負荷に変換
された交流電力が供給できるトランジスタ変換器におい
て、それぞれのトランジスタのベース・エミッタ間に逆
バイアス電圧検出手段を別個に接続し、一方のトランジ
スタをオンさせるための順バイアス電流は、他方のトラ
ンジスタに接続されている上記逆バイアス電圧検出手段
が逆バイアス電圧を検出したことを条件に供給するよう
な回路構成にしている。

このような回路構成にすることで、両トランジスタが同
時にオンとなる状態すなわちアーム短絡状態は確実に回
避できるし、オン状態にある一方のトランジスタがスト
レージ時間を経過してオフになれば、直ちに他方のトラ
ンジスタに順バイアス電流を供給してオンさせることが
できるので、両トランジスタがともにオフ状態にあるよ
うな制御無駄時間を殆ど零にでる大きな効果を有する。

さらに時限の調整が微妙なアーム短絡防止用オンディレ
ー回路が不要になることから回路が簡単になり、ｖ！４
！１の手間とコストを削減できる効果も合わせて有する
。

【図面の簡単な説明】

第１図は本発明の実施例を示すブロック図であり、第２
図は第１図に示す実施例回路の詳細をあられした回路図
、第３図は第１図と第２図で示す実施例回路における各
部の動作をあられした動作波形図である。第４図は単相
トランジスタインバータの一例を示す主回路接続図であ
り、第５図はトランジスタ変換器のアーム短絡を防止す
るベース信号発生の従来例を示すブロック図、第６図は
第５図に示す従来例回路における各部の動作をあられし
た動作波形図である。 ２・・直流電源、３〜６・・・トランジスタ、３Ｄ〜６
Ｄ・・・ダイオード、７・・・負荷、１２・・・反転素
子、１３．１４・・・アーム短絡防止用オンディレー回
路、１５．１６・・・信号絶縁回路、１７．　１８．　
２０゜３０・・・ベース電流増幅回路、２１．３１・・
・原バイアス電源、２２．３２・・・逆バイアス電源、
２３゜３３・・・原バイアストランジスｌ、２４．３４
・・・逆バイアストランジスタ、２５．、．３５・・・
ＡＮＤゲート、２６〜２９．３６〜３９・・・抵抗、４
０．５０・・・逆バイアス電圧検出器、４１．５１・・
定電圧動作手段としての定電圧ダイオード、４２．５２
・・・信号絶縁手段としてのホトカブラ。 譚唱口路 第１図 第３図 第４図 第５図

Claims (1)

1. 【特許請求の範囲】 １）トランジスタをオンまたはオフさせるべく、ベース
   に順バイアス電流を供給する手段と逆バイアス電流を供
   給する手段とが備えられているトランジスタを２組直列
   接続して直流電源の正負極間に接続し、一方のトランジ
   スタと他方のトランジスタを交互にオンとオフとを繰返
   させることで電力変換を行わせるトランジスタ変換器に
   おいて、前記両トランジスタはそのベース・エミッタ間
   に印加された逆バイアス電圧を検出する手段を別個に備
   え、一方のトランジスタに逆バイアス電圧が印加された
   のを検出すれば他方のトランジスタの前記順バイアス電
   流供給手段に供給指令を発する手段が各トランジスタに
   別個に備えられていることを特徴とするトランジスタ変
   換器のアーム短絡防止回路。 ２）特許請求の範囲第１項記載のアーム短絡防止回路に
   おいて、前記逆バイアス電圧検出手段は、一定電圧が印
   加されると動作する定電圧動作手段と、この定電圧動作
   手段の動作信号を絶縁して出力する信号絶縁手段とで構
   成されていることを特徴とするトランジスタ変換器のア
   ーム短絡防止回路。