JPS62273725A - マスク合わせ精度評価用バ−ニアパタ−ン - Google Patents

マスク合わせ精度評価用バ−ニアパタ−ン

Info

Publication number
JPS62273725A
JPS62273725A JP61116660A JP11666086A JPS62273725A JP S62273725 A JPS62273725 A JP S62273725A JP 61116660 A JP61116660 A JP 61116660A JP 11666086 A JP11666086 A JP 11666086A JP S62273725 A JPS62273725 A JP S62273725A
Authority
JP
Japan
Prior art keywords
pattern
vernier
patterns
scale
main scale
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61116660A
Other languages
English (en)
Other versions
JPH04587B2 (ja
Inventor
Hidemi Ishiuchi
秀美 石内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP61116660A priority Critical patent/JPS62273725A/ja
Publication of JPS62273725A publication Critical patent/JPS62273725A/ja
Publication of JPH04587B2 publication Critical patent/JPH04587B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 3、発明の詳細な説明 [発明の目的] (産業上の利用分野) 本発明は、半導体装置の製造に際してフォトリソグラフ
ィのためのマスク合わせの精度を評価するために半導体
ウェハ上に形成されるマスク合わせ精度評価用パーニア
パターンに関する。
(従来の技術) 従来の半導体ウェハにおいて、形成しようとする素子の
回路ノやターンとは別にフォトリソグラフィのためのマ
スク合わせの精度を製造工程の途中で評価するために用
いられるマスク合わせ精度評価用パーニアパターンが形
成される。このバーニアパターンとして各種のものが知
られているが、そのうちの1つとして2回の7オトリソ
グラフイによってそれぞれ形成される回路パターン用導
電膜と同時に形成される主尺パターン、バーニアパター
ンからなるパーニアパターンの平面パターンを第4図に
示す。即ち、上記2回の7オトリソグラフイのうち1回
目のフォトリソグラフィのときにそれぞれ一定幅Wを有
する複数個の主尺用方形パターン(たとえば導電膜パタ
ーン)41・・・が横方向に一定ピッチP1で配列され
て形成され、二回目のフォトリソグラフィのときにそれ
ぞれ上記Wとは異なる一定幅Wを有する複数個の副尺用
方形パターン(たとえばフォトレジストパターン)42
・・・が横方向に上記ピッチP□とは異なる一矩ビッチ
P、で配列されて形成されている。この場合、主尺・臂
ターンの形成領域と副尺パターンの形成領域とは、上面
から見て前記パターン配列方向に直交する方向で領域端
部相互が重なシ合うように形成されている。この場合、
主尺用方形パターン41・・・の繰り返し周期P1 と
副尺用方形ノリ−ン42・・・の繰り返し周期PRとの
差が0.1μmに設定されている。そして、マスク合わ
せずれが生じていない状態においては、主尺パターンの
中心位置の方形パターン41(以下、41゜と記す)と
副尺パターンの中心位置の方形ノJ?ターン42(以下
、42゜と記す)との各中心線が完全に一致するように
形成されている。したがって、この状態において、上記
中心位置の両側の各方形パターンは上記中心位置の方形
パターンの中心線に対して線対称になっておシ、中心位
置よシ離れるにつれて主尺ノeターンと副尺A!ターン
とで各対応する2個の方形パターンの各中心線相互のず
れ量が0.1μm単位で順次大きくなりている。この2
個で1組となっている各組の方形パターンのずれ量を第
4図中に記入している。
上記バーニアパターンによれば、顕微鏡を用いた目視検
査によシ主尺パターンと副尺ノ臂ターンとの位置ずれの
有無とか0.1μm単位での位置ずれの程度を検出する
ことでマスク合わせ精度を0.1μm単位で読み取るこ
とが可能である。たとえば主尺ツクターンが副尺パター
ンに対して第4図中の右方向に0.1μmずれていたと
すれば、前記中心位置の方形パターン41゜、42゜よ
シ1つ右側の組の方形ツヤターンの各中心線が完全に一
致するようになる。この場合、前記したようなマスク合
わせずれが生じていない状態における線対称性が崩れる
ので、上記位置ずれが生じていることが容易に判明する
ところで、半導体装置の製造工程で取シ扱う/’Pター
ン寸法が小さくなってくると、マスク合わせずれの検出
精度を向上させる必要が生じてくる。
たとえば、従来の1目盛(方形パターン1組)が0.1
μmの読取シ精度を2倍にしようとして、1目盛が0.
05μmのバーニアパターンを実現するためには、主尺
パターンと副尺パターンとの形成周期を0.05μmず
らすようにパー−アパターンを形成する方法が考えられ
る。しかし、この方法には次に述べるような問題点があ
る。即ち、マスクツ?ターンを形成するために電子ビー
ムのスポットを走査してマスク材上に所要のパターンを
描画する電子ビーム描画法を用いる場合、前記したよう
にパターン形成周期を0.05μm単位でずらすために
は。
パターン形成時のビーム寸法(直径)を従来の0、1μ
mから0.05μmに縮少しなければならない。
ところが、一般にビーム直径を1/2にすると、パター
ン描画時間は4倍になシ、パターン形成の所要時間が長
くなシ、マスクの製造コストの上昇をきたすことになる
。また、ビーム寸法を縮少することは描画装置の実現に
際して技術的な困難が伴ない、たとえばビーム直径のば
らつきが大きくなることがある。
(発明が解決しようとする問題点) 本発明は上記したように/々−ニアノ!ターンの読取り
精度を2倍にしようとしてパターン描画ピームスポ、ト
の直径を縮少させることに伴なう問題点を回避すべくな
されたもので、上記ビームスポットの直径を縮少しない
でもマスク合わせずれの読堆ル精度を2倍に向上し得る
マスク合わせ精度評価用バーニア・fターンを提供する
ことを目的とする。
[発明の構成] (問題点を解決するための手段) 本発明のマスク合わせ精度評価用バーニア/4ターンは
、複数個の主尺用方形パターンが横方向に配列されてな
る主尺A?ターンと、複数個の一尺用方形パターンが横
方向に配列されてなる副尺パターンとを有し、主尺ノ臂
ターンおよび副尺パターンの少なくとも一方のパターン
はパターン幅が異なる二種類の方形パターンがノ臂ター
ン配列方向に交互に繰り返す部分を有し、主尺パターン
および副尺パターンの各対応する方形パターンの幅差が
Aのものと幅差がA+Δのものとがパターン配列方向に
交互に繰り返す部分を有し、上記各対応する方形パター
ンの中心線相互のずれ量がパターン配列方向に前記Δの
1/2づつ順次具なるように形成されていることを特徴
とする。
(作用) 上記バーニアパターンによれば、従来のマスクパターン
製造技術で用いられているパターン描画用ビームスポッ
トの直径を縮少することなくマスクt!ターンの描画が
可能であシ、しかも前記パターン幅差A、A+Δの差Δ
の1/2まで読取シ可能にな夛、従来例に比べて2倍の
読取シ精度が得られる。
(実施例) 以下、図面を参照して本発明の一実施例を詳細に説明す
る。
第1図は半導体ウェハ上におけるX方向、Y方向のそれ
ぞれに設けられたマスク合わせ精度評価用バーニアパタ
ーンの平面t4ターンを示している。
即ち、主尺パターンおよび副尺パターンはそれぞれ異な
るフォトリソグラフィによ多形成されたものであシ、主
尺ツヤターンは複数個の主尺用方形ノ譬ターン(たとえ
ば導電膜ノリ−ン)11・・・が横方向に配列されて形
成されており、副尺パターンは複数個の副尺用方形/4
?ターン(たとえばフォトレジストパターン)12・・
・が横方向に配列されて形成されている。この場合、主
尺用方形パターン11・・・は、配列方向の中心位置か
ら右側ではそれぞれの左端を基準とし、配列方向の中心
位置から左側ではそれぞれの右端を基準として見るとそ
れぞれ一定ビッチP、で配列されているが、それぞれの
パターン幅はWおよびこれより0.1μm狭いW′とが
交互に繰り返している。また、副尺用方形ノ譬ターンは
それぞれ一足幅Wを有し、配列方向の中心位置から両側
でピッチPKおよびこれより0.1μm大きいピッチP
、とが交互に繰り返している。そして、主尺パターンの
形成領域と副尺i+ターンの形成領域とは、上面から見
てパターン配列方向に直交する方向で領域端部相互が重
なシ合うように形成されている。さらに、マスク合わせ
ずれが生じていない状態においては、主尺パターンの中
心位置の方形パターン11(以下、11゜と記す)と副
尺パターンの中心位置の方形パターン12(以下、12
゜と記す)との各中心線が完全に一致するように形成さ
れている。したがって、この状態において、上記中心位
置の両側の各方形パターンは上記中心位置の方形パター
/の中心線に対して線対称になっておシ、中心位置よシ
離れるにつれて主尺A?ターンと副尺ノターンとで各対
応する2個の方形パターンの各中心線相互のずれ量が0
.05μm単位で順次大きくなっている。この2個で1
組となっている各組の方形パターンの中心線相互のずれ
量を第1図中に記入している。換言すれば、上記バーニ
アパターンにあっては、主尺パターンにおけるijター
ン幅W′の主尺用方形・ぐタ−ンと、これに対応する副
尺用方形ツクターン(パターン幅W)とのパターン幅の
差をAで表わすと。
主尺ツヤターンにおけるパターン幅Wの主尺用方形パタ
ーンとこれに対応する副尺用方形ノ々ターン(パターン
幅W)とのパターン幅の差はA+Δ(420,1μm)
となっておシ、各組の方形ノ(ターンの中心線相互のず
れ量はΔ/2 (=0.05μm)単位で順次具なって
いる。
上記バーニア パターンによれば、顕微鏡を用い九目視
検査により主尺パターンと副尺パターンとの位置ずれの
有無とか0.05μm単位での位置ずれの程度を検出す
ることで、マスク合わせ精度を0.05μm単位で読み
取ることが可能になシ、読取シ精度は従来例の2倍にな
る。たとえば主尺/Jターンが副尺t+ターンに対して
第1図中の右方向に0.05μmずれていたとすれば、
中心位置の方形ノ4’ターン11,12゜01つ右側の
組で各中心線が完全に一致するようになる。この場合、
前記したようなマスク合わせずれが生じていない状態に
おける線対称性が崩れるので、上記位置ずれが生じてい
ることが容易に判明する。
しかも、上記バーニアパターンを電子ビーム描画装置に
よシマスフ材上に描く場合、従来例と同じ寸法のビーム
スポットを使用することが可能であシ、ビームスポット
の直径を縮少させなくとも前述したように2倍の読取シ
精度を実現できる。
換言すれば、予めバーニアパターンの読取シ精度が与え
られた場合、従来例のt+ターンを描くのに必要とする
ビームスポットに比べて直径が2倍のビームスポットで
パターンを描くことが可能になるので、従来例に比べて
パターン描画速度が4倍になシ、描画効率が向上する。
また、上記実施例のべ一二アノ臂ターンは、従来例で示
したパーニアパターンと一見したところ良く似ているの
で、従来例のバーニアパターンノ目視検査になれている
オペレータにとって新たな特別の訓練を必要としないで
上記実施例のパー−アパターンの目視検査を容易に実行
可能である。
また、上記実施例では、主尺用方形パターン11・・・
は配列方向の1個置きに・臂ターン幅が異なっているが
、このノ等ターン幅の違い(本例では0.1μm)に対
して上記方形パターン11・・・のパターン幅(Wまた
はWりを十分に大きく(たとえばW= 2.0 μm 
、 W’= 1.97JITI )とれば、上記A タ
ー y 幅の違いはオペレータの目視検査に際して殆ん
ど気にならないので実用上の問題は殆んど生じない。
第2図は本発明の第2実施例のパーニアノJ?ターンを
示しておシ、前記第1図に示した第1実施例のバーニア
パターンを、広い方のAIパターン幅を有する主尺用方
形パターンJjW・・・およびそれと対をなす副尺用方
形パターン12・・・とからなる第1のバーニアパター
ン21と、狭い方のパターン幅W′を有する主尺用方形
−臂ターンIIW’・・・およびそれと対をなす副尺用
方形パターン12・・・とから第2のパーニアパターン
22とに分割してツクターン配列方向とは直交する方向
にずらして互いに分離するような配置で、かつ2組のバ
ーニアパターン21.22における主尺用方形ツクター
ンIIW・・・、IIW’・・・が副尺用方形パターン
12・・・、12・・・の外側に位置するように形成し
たものである。
この場合には、第1のパー−アパターン21を0、1μ
m単位の粗目盛用として使用し、第2のバーニアパター
ン22を0.05μm単位での精密目盛用として使用す
ることが可能である。
第3図は本発明の第3実施例に係るバーニアパターンを
示しており、前記第1図に示した第1実施例のバーニア
パターンと比べて、その主尺パターンにおけるi!ター
ン形成部分と、その下地部分とを反転させて一定領域内
に反転主尺パターン(斜線表示部)を形成し、副尺パタ
ーンは第1図と同様に形成したものであり、さらに上記
反転主尺パターンにおける各方形パターンの幅w 、 
w’にそれぞれたとえば二段の段差部3ノを形成したも
のである。このようなバーニアパターンによっても前記
第1実施例と同様に読み取シ可能であり、さらに上記段
差部31を目視上利用することによって一層精細に読み
取りが可能になる。
なお、上記各実施例では、主尺パターン、副尺パターン
のうちパターン幅が大きい方の主尺パターンにパターン
幅の変化を持たせたが、逆に副尺・譬タニンにパターン
幅の変化を持たせるようにしてもよく、さらKは主尺パ
ターンおよび副尺パターンの両方にパターン幅の変化を
持たせるようにしてもよい。
[発明の効果コ 上述したように本発明のマスク合わせ精度評価用パーニ
アパターンによれば、従来のパターン描画用ビームスポ
ットの直径を縮少しなくてもマスク上へのパターン描画
が可能であり、しかも読取り精度を2倍に向上させるこ
とが可能であシ、高精度のマスク合わせが要求される半
導体装置の製造に際して半導体ウェハ上に形成すること
によって極めて効果的である。
【図面の簡単な説明】
第1図は本発明の一実施例に係る半導体ウェハ上のパー
ニアパターン形成部の平面パターンを示す図、第2図お
よび第3図はそれぞれ他の実施例におけるバーニアパタ
ーン□形成部の平面・fターンを示す図、第4図は従来
のバーニアパターン形成部の平面パターンを示す図であ
る。 1゛J1・・・、11W・・・、 11 W’・・主尺
用方形パターン、12・・・副尺用方形)臂ターン。 出願人代理人  弁理士 鈴 江 武 彦第− ′−II− 1β −I+−1F W’  W グ

Claims (4)

    【特許請求の範囲】
  1. (1)半導体ウェハ上に2つの異なるフォトリソグラフ
    ィによって各対応して形成された主尺パターン、副尺パ
    ターンを有するマスク合わせ精度評価用バーニアパター
    ンにおいて、主尺パターンは複数個の主尺用方形パター
    ンが横方向に配列され、副尺パターンは複数個の副尺用
    方形パターンが横方向に配列され、主尺パターンおよび
    副尺パターンの少なくとも一方のパターンはパターン幅
    が異なる二種類の方形パターンがパターン配列方向に交
    互に繰り返す部分を有し、主尺パターンおよび副尺パタ
    ーンの各対応する方形パターンの幅差がAのものと幅差
    がA+Δのものとがパターン配列方向に交互に繰り返す
    部分を有し、上記各対応する方形パターンの中心線相互
    のずれ量がパターン配列方向に前記Δの1/2づつ順次
    異なるように形成されてなることを特徴とするマスク合
    わせ精度評価用バーニアパターン。
  2. (2)前記主尺用方形パターンおよび副尺用方形パター
    ンはそれぞれ一列に配列されていることを特徴とする前
    記特許請求の範囲第1項記載のマスク合わせ精度評価用
    バーニアパターン。
  3. (3)前記一方のパターンにおけるパターン幅が異なる
    二種類の方形パターンはパターン幅別に二列に分離して
    形成されており、この各列に対応して他方のパターンの
    方形パターンも二列に分離して形成されており、一方の
    列が粗目盛用バーニアパターンを形成し、他方の列が精
    密目盛用バーニアパターンを形成していることを特徴と
    する前記特許請求の範囲第1項記載のマスク合わせ精度
    評価用バーニアパターン。
  4. (4)前記主尺パターンおよび副尺パターンは、マスク
    合わせずれが生じていない場合にそれぞれの配列方向に
    おける中心位置の方形パターンの各中心線が一致し、こ
    の中心線に対して各方形パターンが線対称になるような
    パターンを有することを特徴とする前記特許請求の範囲
    第1項乃至第3項のいずれか1項記載のマスク合わせ精
    度評価用バーニアパターン。
JP61116660A 1986-05-21 1986-05-21 マスク合わせ精度評価用バ−ニアパタ−ン Granted JPS62273725A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61116660A JPS62273725A (ja) 1986-05-21 1986-05-21 マスク合わせ精度評価用バ−ニアパタ−ン

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61116660A JPS62273725A (ja) 1986-05-21 1986-05-21 マスク合わせ精度評価用バ−ニアパタ−ン

Publications (2)

Publication Number Publication Date
JPS62273725A true JPS62273725A (ja) 1987-11-27
JPH04587B2 JPH04587B2 (ja) 1992-01-08

Family

ID=14692741

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61116660A Granted JPS62273725A (ja) 1986-05-21 1986-05-21 マスク合わせ精度評価用バ−ニアパタ−ン

Country Status (1)

Country Link
JP (1) JPS62273725A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02143544A (ja) * 1988-11-25 1990-06-01 Nec Corp 目合せ用バーニヤパターンを備えた半導体装置
KR20000045476A (ko) * 1998-12-30 2000-07-15 김영환 반도체소자의 테스트 패턴
JP2014154738A (ja) * 2013-02-12 2014-08-25 Toshiba Information Systems (Japan) Corp 半導体装置、積層ズレ測定装置及び積層ズレ測定方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02143544A (ja) * 1988-11-25 1990-06-01 Nec Corp 目合せ用バーニヤパターンを備えた半導体装置
US5017514A (en) * 1988-11-25 1991-05-21 Nec Corporation Method of manufacturing a semiconductor device using a main vernier pattern formed at a right angle to a subsidiary vernier pattern
KR20000045476A (ko) * 1998-12-30 2000-07-15 김영환 반도체소자의 테스트 패턴
JP2014154738A (ja) * 2013-02-12 2014-08-25 Toshiba Information Systems (Japan) Corp 半導体装置、積層ズレ測定装置及び積層ズレ測定方法

Also Published As

Publication number Publication date
JPH04587B2 (ja) 1992-01-08

Similar Documents

Publication Publication Date Title
US20210296392A1 (en) Flat Panel Array with the Alignment Marks in Active Area
JPH02143544A (ja) 目合せ用バーニヤパターンを備えた半導体装置
TW202310312A (zh) 套刻標記、利用其的套刻測量方法及半導體器件製造方法
JP2870461B2 (ja) フォトマスクの目合わせマーク及び半導体装置
CN108490746B (zh) 一种光刻对准标记及其对准方法
JPS6085523A (ja) マスク形成方法
JP3552884B2 (ja) 重ね合わせ精度測定用パターン
JPH04587B2 (ja)
KR102617622B1 (ko) 오버레이 마크 및 이를 이용한 오버레이 계측방법 및 반도체 디바이스 제조방법
JP3580992B2 (ja) フォトマスク
JP2663623B2 (ja) レジストパターンの形成方法
JP2008205312A (ja) 露光方法
JPS6348420B2 (ja)
KR20080096297A (ko) 반도체 소자의 오버레이 마크
CN107024841B (zh) 一种光刻光学式叠对量测图型结构
KR102750923B1 (ko) 오버레이 마크 및 이를 이용한 오버레이 계측방법 및 반도체 디바이스 제조방법
JPH05217845A (ja) アライメント測定用パターン
JPH0545948B2 (ja)
KR100298193B1 (ko) 웨이퍼의수평정렬을위한레티클
JP2892068B2 (ja) 荷電ビーム描画方法
KR100811372B1 (ko) 오버레이 측정 마크
JPH109826A (ja) Pga基板の外寸測定方法
JP2874261B2 (ja) 投影露光マスク
JPH04237115A (ja) 描画パターンの精度モニタ方法
JPS63134A (ja) レチクルの検査方法