JPS6348420B2 - - Google Patents

Info

Publication number
JPS6348420B2
JPS6348420B2 JP16256182A JP16256182A JPS6348420B2 JP S6348420 B2 JPS6348420 B2 JP S6348420B2 JP 16256182 A JP16256182 A JP 16256182A JP 16256182 A JP16256182 A JP 16256182A JP S6348420 B2 JPS6348420 B2 JP S6348420B2
Authority
JP
Japan
Prior art keywords
pattern
patterns
position detection
relative position
interval
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP16256182A
Other languages
English (en)
Other versions
JPS5951529A (ja
Inventor
Kazuhiko Tsuji
Masaru Sasako
Koichi Kugimya
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP57162561A priority Critical patent/JPS5951529A/ja
Publication of JPS5951529A publication Critical patent/JPS5951529A/ja
Publication of JPS6348420B2 publication Critical patent/JPS6348420B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体集積回路等の半導体装置製造の
ための写真食刻工程での相対位置検出パターンに
関するものである。
従来例の構成とその問題点 半導体集積回路等の半導体装置の製造工程にお
いては、一般に、選択拡散マスクの形成、コンタ
クト窓の形成および配線層の形成等のために、複
数個の写真食刻工程が行われる。このそれぞれの
写真食刻工程でパターンが正確に所定の位置に形
成できたかどうか検出するために、相対位置検出
パターンが用いられる。
従来の相対位置検出パターンを第1図とともに
説明する。第1のマスクに形成された第1の相対
位置検出パターン1により、半導体基板上に形成
された二酸化硅素膜等に相対位置検出パターン1
を食刻形成した後、第2のマスクに形成された第
2の相対位置検出パターン2を半導体基板上に形
成し、第1と第2の相対位置検出パターンの相互
の重なり位置から、第1のマスクパターンと第2
のマスクパターンの相対位置を検出していた。こ
の場合、第1と第2の1組の相対位置検出パター
ンでは一方向の相対位置しか検出できない。した
がつて、第1と第2のマスクパターンの相対位置
の検出には互いに直交する方向に形成された別の
2組の相対位置検出パターンを分離して形成する
必要があつた。半導体装置の製造には数枚ないし
は十数枚のマスクを必要とし、相対位置検出パタ
ーンを各マスクに2組形成した場合には、専有面
積が大きくなり、チツプサイズが大きくなるとい
う欠点があつた。また、十数組形成した場合に
は、同一マスクに形成した2組のパターンを隣接
して形成しなければ、捜すのに時間を用するとい
う欠点があつた。なお、第1図bのパターン3は
第1のマスクに形成する他のパターン例を示し、
パターン4は第2のマスクに形成する他のパター
ン例を示し、これらパターン3,4を用いる場合
もパターン1,2を用いる場合と同様の問題が生
じる。
発明の目的 本発明はこのような従来の問題に鑑み、1組の
相対位置検出パターンで、異なる2方向の相対位
置が検出可能な相対位置検出パターンを提供する
ことを目的とする。
発明の構成 本発明は、所定の間隔を有し、一方向に平行な
成分を有しかつ少なくとも一端の終点位置すなわ
ち長辺方向の長さが所定の長さづつ連続して変化
した複数個の第1のパターンと前記第1のパター
ンの長辺方向の延長線上に前記第1のパターンの
長さが異なる前記終点位置から所定の間隔を有し
て形成した第2のパターンからなる第1の相対位
置検出パターンを構成し、また少なくとも前記第
1のパターンと平行な成分を含み、かつ前記第1
のパターン間隔と異なる間隔を有する複数個の第
3のパターンと前記第1と第2のパターン間に位
置しかつ前記第1と第2のパターンと直交する成
分を含む第4のパターンからなる第2の相対位置
検出パターンを構成し、1組の第1と第2の相対
位置検出パターンにより、直交する2方向の相対
位置を検出可能とするものである。
実施例の説明 第2図に本発明の第1の実施例を示す。
第2図11および12は第1のマスクに形成さ
れた第1の位置検出パターンを、13および14
は第2のマスクに形成された第2の位置検出パタ
ーンを示し、第2図は、第1の位置検出パターン
と第2の位置検出パターンが正確に位置合わせさ
れた状態を示している。すなわち第1の位置検出
パターンは所定の間隔l1を有し一方向(y方向)
に平行な成分を有し一端の終点が異なる複数個の
第1のパターン11と、前記終点位置から所定の
間隔l3を有し前記一方向(y方向)に平行な成分
を有する第2のパターン12から形成されてい
る。第1のパターン11と第2のパターン12の
間隔は一定であり、各間隔の位置は前記方向(y
方向)に△lずつ連続にずらしておく。前記間隔
l1およびl3はパターン形成が可能な任意の大きさ
でよいが、△lはy方向の読取り位置精度を決定
する。第2の位置検出パターンは前記第1のパタ
ーンと異なる間隔l2を有し一方向(y方向)に平
行な成分を有する複数個の第3のパターン13
と、前記第1と第2の間隔上に位置し前記第3の
パターンと垂直な方向(x方向)の成分を有する
第4のパターン14からなる。
本実施例ではx方向の位置検出は第1と第3の
パターンの相対位置より、y方向の位置検出は第
1および第2のパターンの間隔と第4のパターン
の相対位置より行なう。すなわち、x方向は第1
と第3のパターンのそれぞれのパターン間隔が異
なつているため、たとえば左からn番目の第1と
第3のパターンがy方向に一直線に並んだとき
は、第2の位置検出パターンがnx(l2−l1)だけ
左方向(+x方向)にずれたことを示す。またy
方向は第1と第2のパターン間隔がy方向に△l
ずつずらせて形成してあるため、前記間隔と第4
のパターンが一致したところから、すなわち第2
のパターンの中央部のパターン12′で前記間隔
と第4のパターンが一致したときを位置ずれが0
としておくと、中央部から左側m本目で一致した
とき第2の位置検出パターンが上方向(+y方
向)にmx△lだけずれていることを示す。
第3図に本発明の第2の実施例を示す。
第1のパターン11,16および17、第2の
パターン12および第4のパターン14は第1の
実施例と同様であるが、第3のパターン15は第
1の各々のパターンの両側に第1のパターンと同
一方向に平行成分を有する2本たとえば第1のパ
ターン16,17に対して、第3のパターン18
と19,19と20を形成する。第1のパターン
16は第3のパターン18と19の間隔の中間部
に位置し他の第1のパターン17は第3のパター
ン19と20の中央部より左側に△lずらして形
成する。他の第1と第3のパターンの関係もx方
向に所定の距離n△l(n=0、1、2………n)
ずらせて形成しておく。x方向の位置検出は第3
のパターンの中央部に位置している第1パターン
を検出し、正確に位置合せされたときの前記第1
と第3のパターンのズレ量n△lをx方向のズレ
量とする。
第4図に第3のパターンの第3の実施例を示
す。フオトマスクに形成した第1および第2の位
置検出パターンを、半導体基板に転写形成する場
合にそれぞれのパターン寸法に変化が生じ相対位
置の検出感度が劣化する。パターン寸法変化が生
じても検出感度が劣化しないように、第4図に示
すように第1のパターン16,17に隣接する第
3のパターン18,19,20の巾を変化させて
おく。また第4図とは逆に第1のパターン16,
17のパターン巾を変化させておいてもよい。
第5図および第6図に第4および第5の実施例
を示す。
第5図および第6図はy方向の精度を向上させ
るため、第2図のパターンを左右反転したパター
ンを第2図のパターンと上下あるいは左右に並列
して2組形成したものである。第7図に示すよう
に、第1と第3の相対位置検出パターンの回転誤
差が大きい場合、1組のパターンでは、第7図に
示すように第1のパターン11′と第2のパター
ン12と第4のパターン14′では位置検出が不
可能になる場合がある。第5図および第6図の実
施例では、回転誤差が生じている場合でも2組の
位置検出パターンの平均値から、精度の高い位置
検出が可能である。
第8図に第1と第2のパターンの他の実施例を
示す。相対するパターン21と22,23と24
のパターン形状が異なつていても第1のパターン
の延長線上からずれていてもよいことはいうまで
もない。
第9図に本発明の第4の実施例を示す。
第1の相対位置検出パターンは第1の実施例と
同じく第1のパターン11と第2のパターン12
からなる。第2の相対位置検出パターンは、第3
の実施例(第4図)の第3のパターン13″と第
1の実施例の第4のパターン14″を重ねた第5
のパターン25から構成される。本実施例では第
1と第2のパターンの間隔に形成された前記第5
のパターンの直交成分14″からy方向を第1の
パターンあるいは第2のパターンと第5のパター
ン13″の平行成分からx方向の相対位置を検出
することができる。
発明の効果 本発明の方法によれば一方向に形成した1組の
パターンにより二方向の位置検出が可能である。
従来例と比較して、1.位置検出パターンの専有面
積が少ない。2.一組のパターンで検出が可能であ
り従来例のように二方向に別個に独立して形成し
た2組のパターンを捜す必要がない。3.第5図お
よび第6図に示すように2組を連続して形成して
おくことにより、回転誤差による読み取り誤差を
少なくした位置検出ができるという特長がある。
【図面の簡単な説明】
第1図a,bは従来のマスク合せ用パターンを
説明するための図、第2図〜第6図は本発明の他
の実施例を説明するためのパターン図であり位置
合わせされた状態を示す図、第7図は本発明の他
の実施例回転誤差が大きい状態を示す図、第8図
a,bは本発明の第1と第2のパターンの他の実
施例を示す図、第9図は本発明のさらに他の実施
例のパターン図である。 11,12,11′……第1の位置検出パター
ン、13,14,14′……第2の位置検出パタ
ーン。

Claims (1)

  1. 【特許請求の範囲】 1 所定の間隔を有しかつ一方向に平行な成分を
    有し、少なくとも一端の終点位置すなわち長辺方
    向の長さが所定の長さづつ連続して変化した複数
    個の第1のパターンと、前記第1のパターンの長
    さが異なる前記終点位置から前記第1のパターン
    の長辺方向の延長線上に所定の同一の間隔を有し
    て形成した第2のパターンとからなる第1の相対
    位置検出パターンと、前記第1のパターンの長辺
    方向と平行な成分を含みかつ前記第1のパターン
    間隔と異なる間隔を有する複数個の第3のパター
    ンと、前記第1と第2のパターン間に位置し、か
    つ前記第1と第2のパターンと直交する成分を含
    む第4のパターンからなる第2の相対位置検出パ
    ターンとを備えたことを特徴とする相対位置検出
    パターン。 2 第1あるいは第3のパターンの相対する平行
    部分の線幅が少なくとも平行領域において異なつ
    ていることを特徴とする特許請求の範囲第1項に
    記載の相対位置検出パターン。 3 第1および第2の相対位置検出パターンの上
    下あるいは左右には、上記第1および第2の相対
    位置検出パターンを第1のパターンの長辺方向と
    平行な軸として反転して形成されたパターンが並
    列して形成されていることを特徴とする特許請求
    の範囲第1項に記載の相対位置検出パターン。 4 第3のパターンと第4のパターンを合成した
    第5のパターン単体で第2の相対位置検出パター
    ンを構成したことを特徴とする特許請求の範囲第
    1項に記載の相対位置検出パターン。
JP57162561A 1982-09-17 1982-09-17 相対位置検出パタ−ン Granted JPS5951529A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57162561A JPS5951529A (ja) 1982-09-17 1982-09-17 相対位置検出パタ−ン

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57162561A JPS5951529A (ja) 1982-09-17 1982-09-17 相対位置検出パタ−ン

Publications (2)

Publication Number Publication Date
JPS5951529A JPS5951529A (ja) 1984-03-26
JPS6348420B2 true JPS6348420B2 (ja) 1988-09-29

Family

ID=15756924

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57162561A Granted JPS5951529A (ja) 1982-09-17 1982-09-17 相対位置検出パタ−ン

Country Status (1)

Country Link
JP (1) JPS5951529A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH023217U (ja) * 1988-06-20 1990-01-10

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS633416A (ja) * 1986-06-24 1988-01-08 Sony Corp 半導体装置
US6828647B2 (en) * 2001-04-05 2004-12-07 Infineon Technologies Ag Structure for determining edges of regions in a semiconductor wafer
JP2009004601A (ja) * 2007-06-22 2009-01-08 Jeol Ltd 荷電粒子ビーム描画装置のフィールド接合精度測定方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH023217U (ja) * 1988-06-20 1990-01-10

Also Published As

Publication number Publication date
JPS5951529A (ja) 1984-03-26

Similar Documents

Publication Publication Date Title
US5982044A (en) Alignment pattern and algorithm for photolithographic alignment marks on semiconductor substrates
JPH0594933A (ja) アライメントチエツクパターン
TWI730050B (zh) 層疊對準標記與評估製程穩定度的方法
JP2870461B2 (ja) フォトマスクの目合わせマーク及び半導体装置
JPS6348420B2 (ja)
US7136520B2 (en) Method of checking alignment accuracy of patterns on stacked semiconductor layers
KR102617622B1 (ko) 오버레이 마크 및 이를 이용한 오버레이 계측방법 및 반도체 디바이스 제조방법
JPH10125751A (ja) 重ね合わせ精度測定パターン及び重ね合わせ精度測定方法
KR100217898B1 (ko) 포토마스크
JP3580992B2 (ja) フォトマスク
JP2773708B2 (ja) 露光用マスク
JPS62102531A (ja) エツチング方法
JPH10189425A (ja) アライメント方法、アライメント精度測定方法及びアライメント測定用マーク
KR100298193B1 (ko) 웨이퍼의수평정렬을위한레티클
JP3698843B2 (ja) フォトマスク
JPS62273725A (ja) マスク合わせ精度評価用バ−ニアパタ−ン
JPH0547621A (ja) 半導体製造プロセスにおけるマスク合わせ方法
JPS588132B2 (ja) 集積回路製造方法
JPH03191509A (ja) 半導体装置
JPH05217845A (ja) アライメント測定用パターン
KR19990034619U (ko) 반도체 제조용 포토마스크
JPH0242741A (ja) 半導体装置
KR0170892B1 (ko) 중첩도 측정마크 및 그 제조방법
JPS6146021A (ja) アライメント用マ−ク
JP2893693B2 (ja) 位置合せずれ測定方法