JPS622747A - 受信制御方式 - Google Patents
受信制御方式Info
- Publication number
- JPS622747A JPS622747A JP60142123A JP14212385A JPS622747A JP S622747 A JPS622747 A JP S622747A JP 60142123 A JP60142123 A JP 60142123A JP 14212385 A JP14212385 A JP 14212385A JP S622747 A JPS622747 A JP S622747A
- Authority
- JP
- Japan
- Prior art keywords
- data
- buffer area
- channel
- cpu
- reception
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
この発明は、ローカルエリアネットワークなどのデータ
伝送システムに好適する受信制御方式に関する。
伝送システムに好適する受信制御方式に関する。
［発明の技術的背景とその問題点］
一般に、この種システムでのデータ伝送における受信制
御方式には、次の２つが知られている。
御方式には、次の２つが知られている。
■ １文字毎のデータ受信による割込みを受け、ＣＰＵ
が割込み処理にてデータ転送を行なう方式。
が割込み処理にてデータ転送を行なう方式。
■ データ受信によるデータ転送要求を受け、ＤＭＡ
（ダイレクト・メモリ・アクセス）コントローラがＣＰ
Ｕから独立に直接メモリに書込む方式。
（ダイレクト・メモリ・アクセス）コントローラがＣＰ
Ｕから独立に直接メモリに書込む方式。
■の方式では、チャネルからデータ受信の割込みを受け
たＣＰＵがデータをメモリに転送する。
たＣＰＵがデータをメモリに転送する。
この場合、１文字毎にＣＰＵが割込み処理を行なうため
、ＣＰＵの負担が大きくなる。
、ＣＰＵの負担が大きくなる。
一方■の方式では、チャネルからデータ受信によるデー
タ転送要求を受けたＤＭＡコントローラがデータを直接
メモリに転送する。したがって■の方式はＣＰＵの負荷
を低減できるものの、デ−タ量が不明のため、大きな受
信バッファ領域をメモリ内に固定的に確保しておかなけ
ればならない。
タ転送要求を受けたＤＭＡコントローラがデータを直接
メモリに転送する。したがって■の方式はＣＰＵの負荷
を低減できるものの、デ−タ量が不明のため、大きな受
信バッファ領域をメモリ内に固定的に確保しておかなけ
ればならない。
［発明の目的］
この発明は上記事情に鑑みてなされたものでその目的は
、受信データ量を予め知ることにより必要分の受信バッ
ファ領域を確保し、その領域を対象としてＤＭＡ転送す
ることにより、効率のよいデータ受信を図りながらメモ
リ使用効率が向上できる受信制御方式を提供することに
ある。
、受信データ量を予め知ることにより必要分の受信バッ
ファ領域を確保し、その領域を対象としてＤＭＡ転送す
ることにより、効率のよいデータ受信を図りながらメモ
リ使用効率が向上できる受信制御方式を提供することに
ある。
［発明の概要］
この発明では、フレーム受信を行なうチャネルは、転送
テキストデータ量を指定するデータ量指定データを受信
するとＣＰＵに割込みを発生する。
テキストデータ量を指定するデータ量指定データを受信
するとＣＰＵに割込みを発生する。
ＣＰＵはチャネルからの割込みがあると、データ量指定
データの指定するデータ量分の受信バッファ領域をメモ
リ内に確保し、ＤＭＡコントローラに対してＤＭＡ転送
指示を発する。ＤＭＡコントローラはＣＰＵからの指示
によって起動され、チャネルで・受信されるテキストデ
ータ、即ちデータ量指定データに後続するテキストデー
タを上記確保された受信バッファ領域にＤＭＡ転送する
。
データの指定するデータ量分の受信バッファ領域をメモ
リ内に確保し、ＤＭＡコントローラに対してＤＭＡ転送
指示を発する。ＤＭＡコントローラはＣＰＵからの指示
によって起動され、チャネルで・受信されるテキストデ
ータ、即ちデータ量指定データに後続するテキストデー
タを上記確保された受信バッファ領域にＤＭＡ転送する
。
［発明の実施例］
第１図はこの発明の一実施例を示すブロック構成図であ
る。同図において、１１は外部からの信号（受信信号）
を伝える受信信号線１１であり、受信信号線１１にはデ
ータ受信機能を有するチャネル１２が接続されている。
る。同図において、１１は外部からの信号（受信信号）
を伝える受信信号線１１であり、受信信号線１１にはデ
ータ受信機能を有するチャネル１２が接続されている。
チャネル１２は、割込み要求伝達用の割込み制御線１３
を介してＣＰＵ１４と、ＤＭＡ制御線１５を介してＤＭ
Ａコントローラ（以下ＤＭＡＣと称する）１Ｂと、それ
ぞれ接続されている。
を介してＣＰＵ１４と、ＤＭＡ制御線１５を介してＤＭ
Ａコントローラ（以下ＤＭＡＣと称する）１Ｂと、それ
ぞれ接続されている。
このＤＭＡＣＩＥｉは、同ＤＭＡＣ１６制御用のＤＭＡ
Ｃ制御線１７を介してＣＰＵ１４と、メモリ制御線１８
を介してメモリ例えば主メモリ１９と接続されている。
Ｃ制御線１７を介してＣＰＵ１４と、メモリ制御線１８
を介してメモリ例えば主メモリ１９と接続されている。
チャネル１２、ＣＰＵ１４、ＤＭＡＣ１Ｇおよび主メモ
リ１９はデータバス２０により相互接続されている。
リ１９はデータバス２０により相互接続されている。
次に第１図の構成の動作を説明する。
今、外部からの送信フレームが受信信号線１１経由でチ
ャネル１２に到達したものとする。これによりチャネル
１２はフレーム受信処理を開始する。チャネル１２は、
この受信処理において、受信信号線１１からのフレーム
に含まれるデータフィールドの先頭データを受信すると
、割込み制御線１３を介してＣＰＵ１４に割込みをかけ
る。
ャネル１２に到達したものとする。これによりチャネル
１２はフレーム受信処理を開始する。チャネル１２は、
この受信処理において、受信信号線１１からのフレーム
に含まれるデータフィールドの先頭データを受信すると
、割込み制御線１３を介してＣＰＵ１４に割込みをかけ
る。
ＣＰＵ１４はチャネル１２からの割込みを受付けると割
込み処理を行ない、その割込み処理において、データフ
ィールドの先頭データをデータバス２ｏ経由でチャネル
１２より受取る。データフィールドは、データ量指定デ
ータとテキストデータとから成る。
込み処理を行ない、その割込み処理において、データフ
ィールドの先頭データをデータバス２ｏ経由でチャネル
１２より受取る。データフィールドは、データ量指定デ
ータとテキストデータとから成る。
データ量指定データはデータフィールドの先頭データで
あり、後続データであるテキストデータのデータ量を指
定する。ＣＰＵ１４は、データフィールドの先頭データ
（即ちデータ量指定データ）を受取ると、同データの指
定するデータ量分の領域を受信バッファ領域として主メ
モリ１９内に確保する。これは、受信バッファ領域の主
メモリ１９内先頭アドレスおよびそのサイズをＤＭＡＣ
１Ｂに設定することにより行なわれる。ＣＰＵ１４は受
信バッファ領域を確保すると、ＤＭＡＣ制御線１７を介
してＤＭＡＣ１６を起動する。
あり、後続データであるテキストデータのデータ量を指
定する。ＣＰＵ１４は、データフィールドの先頭データ
（即ちデータ量指定データ）を受取ると、同データの指
定するデータ量分の領域を受信バッファ領域として主メ
モリ１９内に確保する。これは、受信バッファ領域の主
メモリ１９内先頭アドレスおよびそのサイズをＤＭＡＣ
１Ｂに設定することにより行なわれる。ＣＰＵ１４は受
信バッファ領域を確保すると、ＤＭＡＣ制御線１７を介
してＤＭＡＣ１６を起動する。
ＤＭＡＣ１６は、ＣＰＵ１４によりＤＭＡ起動がかけら
れると、ＤＭＡ制御線１５およびメモリ制御線１８を制
御して、チャネル１２で受信されたテキスト ゛
データをデータバス２０経由で主メモリ１９に転送し、
同テキストデータを主メモリ１９内に確保された受信バ
ッファ領域にその先頭アドレスから順に格納する。
れると、ＤＭＡ制御線１５およびメモリ制御線１８を制
御して、チャネル１２で受信されたテキスト ゛
データをデータバス２０経由で主メモリ１９に転送し、
同テキストデータを主メモリ１９内に確保された受信バ
ッファ領域にその先頭アドレスから順に格納する。
［発明の効果］
以上詳述したようにこの発明によれば、データフィール
ドの先頭データであるデータ量指定データについてはＣ
ＰＵが割込み処理で受信し、その受信データによりＣＰ
Ｕが受信データ量を予め知ることで必要分の受信バッフ
ァ領域を確保し、その領域を対象としてＤＭＡコントロ
ーラが後続のテキストデータをＤＭＡ転送するようにし
たので、効率のよいデータ受信を行ないながらメモリ使
用効率の向上を図ることができる。
ドの先頭データであるデータ量指定データについてはＣ
ＰＵが割込み処理で受信し、その受信データによりＣＰ
Ｕが受信データ量を予め知ることで必要分の受信バッフ
ァ領域を確保し、その領域を対象としてＤＭＡコントロ
ーラが後続のテキストデータをＤＭＡ転送するようにし
たので、効率のよいデータ受信を行ないながらメモリ使
用効率の向上を図ることができる。
第１図はこの発明の一実施例を示すブロック構成図であ
る。 ｌ２・・・チャネル、１３・・・割込み制御線、１４・
・・ＣＰＵ。 １Ｂ・・・ＤＭＡコントローラ（ＤＭＡＣ） 、１７・
・・ＤＭＡＣ制御線、１９・・・メモリ。 出願人代理人 弁理士 鈴江武彦 第１図
る。 ｌ２・・・チャネル、１３・・・割込み制御線、１４・
・・ＣＰＵ。 １Ｂ・・・ＤＭＡコントローラ（ＤＭＡＣ） 、１７・
・・ＤＭＡＣ制御線、１９・・・メモリ。 出願人代理人 弁理士 鈴江武彦 第１図
Claims (1)
- フレーム受信を行なうチャネルであって、転送テキスト
データ量を指定するデータ量指定データ受信に応じて割
込みを発生するチャネルと、このチャネルからの割込み
により上記データ量指定データの指定するデータ量分の
受信バッファ領域をメモリ内に確保してＤＭＡ転送指示
を発するＣＰＵと、このＣＰＵからのＤＭＡ指示により
起動され、上記チャネルで受信される上記データ量指定
データに後続するテキストデータを、上記確保された受
信バッファ領域にＤＭＡ転送するＤＭＡコントローラと
を具備し、テキストデータに先行するデータ量指定デー
タをもとに受信バッファ領域を確保した後、同テキスト
データをＤＭＡ転送するようにしたことを特徴とする受
信制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60142123A JPS622747A (ja) | 1985-06-28 | 1985-06-28 | 受信制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60142123A JPS622747A (ja) | 1985-06-28 | 1985-06-28 | 受信制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS622747A true JPS622747A (ja) | 1987-01-08 |
Family
ID=15307922
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60142123A Pending JPS622747A (ja) | 1985-06-28 | 1985-06-28 | 受信制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS622747A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63276345A (ja) * | 1987-05-08 | 1988-11-14 | Nippon Telegr & Teleph Corp <Ntt> | 通信制御装置の受信制御方式 |
| JPH01101762A (ja) * | 1987-10-15 | 1989-04-19 | Nec Corp | データ通信システムのバッファ管理方式 |
| JPH04371069A (ja) * | 1991-06-20 | 1992-12-24 | Pfu Ltd | 複数個の読み取りセンサによる画像読み取りのつなぎ目補正方法 |
| JP2008533868A (ja) * | 2005-03-10 | 2008-08-21 | クゥアルコム・インコーポレイテッド | データ送信方法 |
| US7886201B2 (en) | 2005-03-10 | 2011-02-08 | Qualcomm Incorporated | Decoder architecture for optimized error management in streaming multimedia |
| US8693540B2 (en) | 2005-03-10 | 2014-04-08 | Qualcomm Incorporated | Method and apparatus of temporal error concealment for P-frame |
-
1985
- 1985-06-28 JP JP60142123A patent/JPS622747A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63276345A (ja) * | 1987-05-08 | 1988-11-14 | Nippon Telegr & Teleph Corp <Ntt> | 通信制御装置の受信制御方式 |
| JPH01101762A (ja) * | 1987-10-15 | 1989-04-19 | Nec Corp | データ通信システムのバッファ管理方式 |
| JPH04371069A (ja) * | 1991-06-20 | 1992-12-24 | Pfu Ltd | 複数個の読み取りセンサによる画像読み取りのつなぎ目補正方法 |
| JP2008533868A (ja) * | 2005-03-10 | 2008-08-21 | クゥアルコム・インコーポレイテッド | データ送信方法 |
| US7886201B2 (en) | 2005-03-10 | 2011-02-08 | Qualcomm Incorporated | Decoder architecture for optimized error management in streaming multimedia |
| US7925955B2 (en) | 2005-03-10 | 2011-04-12 | Qualcomm Incorporated | Transmit driver in communication system |
| US8693540B2 (en) | 2005-03-10 | 2014-04-08 | Qualcomm Incorporated | Method and apparatus of temporal error concealment for P-frame |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2745521B2 (ja) | フレーム送信方法 | |
| JPS622747A (ja) | 受信制御方式 | |
| JP3531469B2 (ja) | トランザクション制御方法およびその実施中継装置 | |
| JPH05334213A (ja) | データ通信方式 | |
| JP2911931B2 (ja) | プロセッサ間通信におけるデータ転送競合回避方式 | |
| JPH05183603A (ja) | 受信データ処理方式及び通信制御装置 | |
| JPS6294042A (ja) | 通信制御装置 | |
| JPH0287248A (ja) | データ転送システム | |
| JPS61250758A (ja) | 通信制御装置 | |
| JPH0561617A (ja) | 印字制御方式 | |
| CN118964240A (zh) | 缓冲存储器及其数据传输方法、usb传输设备 | |
| JPH03255558A (ja) | 通信処理装置制御方式 | |
| JPH0311848A (ja) | 通信制御装置 | |
| JPH0243655A (ja) | データ転送装置 | |
| JPH0478249A (ja) | 通信制御方法 | |
| JPS58114223A (ja) | デ−タ転送制御方式 | |
| JPH0379142A (ja) | データ受信装置 | |
| JPS60248049A (ja) | 全二重通信制御方式 | |
| JPH04343125A (ja) | プリンタ装置 | |
| JPH09134322A (ja) | データ受信方法 | |
| JPS6374244A (ja) | 高速デ−タ受信方式 | |
| JPH02149049A (ja) | 通信制御方式 | |
| JPH0682348B2 (ja) | 入出力制御方式 | |
| JPH0511453B2 (ja) | ||
| JPH0865316A (ja) | データ送受信装置 |