JPS6227747B2 - - Google Patents
Info
- Publication number
- JPS6227747B2 JPS6227747B2 JP57070557A JP7055782A JPS6227747B2 JP S6227747 B2 JPS6227747 B2 JP S6227747B2 JP 57070557 A JP57070557 A JP 57070557A JP 7055782 A JP7055782 A JP 7055782A JP S6227747 B2 JPS6227747 B2 JP S6227747B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- output terminals
- electronic circuit
- protecting
- static charges
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W42/00—Arrangements for protection of devices
- H10W42/60—Arrangements for protection of devices protecting against electrostatic charges or discharges, e.g. Faraday shields
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/07745—Mounting details of integrated circuit chips
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/699—Insulating or insulated package substrates; Interposers; Redistribution layers for flat cards, e.g. credit cards
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Credit Cards Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Financial Or Insurance-Related Operations Such As Payment And Settlement (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Storage Device Security (AREA)
- Elimination Of Static Electricity (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明は、集積回路のような電子回路を静電荷
の作用から保護するための保護装置に係わり、特
に、例えば「クレジツト・カード」のような携帯
用情報担体を形成する電気的に絶縁性の支持要素
上に取り付けられた集積回路の保護に関する。
の作用から保護するための保護装置に係わり、特
に、例えば「クレジツト・カード」のような携帯
用情報担体を形成する電気的に絶縁性の支持要素
上に取り付けられた集積回路の保護に関する。
マイクロプロセツサの出現で情報技術は一般大
衆の利用分野にまで普及した。現在、「クレジツ
ト・カード」の形式の上述したような個人用携帯
情報担体が開発されている。このようなカード
は、一般的種類の情報ならびに機密に関する情報
の登録を可能にし、これら情報の内部保護および
外部保護を保証する集積回路デバイスが取付けら
れた電気的に絶縁性の支持要素によつて構成され
ている。
衆の利用分野にまで普及した。現在、「クレジツ
ト・カード」の形式の上述したような個人用携帯
情報担体が開発されている。このようなカード
は、一般的種類の情報ならびに機密に関する情報
の登録を可能にし、これら情報の内部保護および
外部保護を保証する集積回路デバイスが取付けら
れた電気的に絶縁性の支持要素によつて構成され
ている。
集積回路デバイスは一般に数ミリメートル平方
の小片の形態を有しており、その面の1つには電
子回路が設けられると共に、該支持要素によつて
担持されている相互接続網に接続導体によつて接
続された入/出力端子が設けられている。この相
互接続網は、不可欠な外部接続を可能にするため
に、外部から接近できる入/出力端子を有してい
る。
の小片の形態を有しており、その面の1つには電
子回路が設けられると共に、該支持要素によつて
担持されている相互接続網に接続導体によつて接
続された入/出力端子が設けられている。この相
互接続網は、不可欠な外部接続を可能にするため
に、外部から接近できる入/出力端子を有してい
る。
このようなカードの機械的、熱的および電気的
性質を改善するために、一般に、入/出力端子を
露出するようにして、カードの支持要素を部分的
に被覆する電気的に絶縁性の被覆による集積回路
デバイスの保護手段が講ぜられている。
性質を改善するために、一般に、入/出力端子を
露出するようにして、カードの支持要素を部分的
に被覆する電気的に絶縁性の被覆による集積回路
デバイスの保護手段が講ぜられている。
携帯性と言う本来の性質からして、このような
カードは必然的に、カードの使用しない期間中に
カードの支持要素がいろいろな摩擦の作用を受け
て生ずる静電荷の作用を受けることになる。
カードは必然的に、カードの使用しない期間中に
カードの支持要素がいろいろな摩擦の作用を受け
て生ずる静電荷の作用を受けることになる。
このような静電荷の作用は、例えば高集積度を
可能にすると言う利点を呈するMOS技術のよう
な高絶縁技術を用いて実現された集積回路におい
て特に顕著に現われる。実際、MOS技術特にN
−MOS技術は、ゲートーソース空間の破壊を惹
起するような有ゆる性質の静電荷に対する或る種
の保護を要求する。
可能にすると言う利点を呈するMOS技術のよう
な高絶縁技術を用いて実現された集積回路におい
て特に顕著に現われる。実際、MOS技術特にN
−MOS技術は、ゲートーソース空間の破壊を惹
起するような有ゆる性質の静電荷に対する或る種
の保護を要求する。
本発明の目的は、カードの支持要素部分に蓄積
されていろいろな摩擦の関数で該支持要素上に分
布する静電荷が、カードの支持要素と入/出力端
子の1つとの間における先端もしくは鋭端効果に
より損傷を惹起する極小アークを発生しないよう
にするために、主として外部から接近可能な入/
出力端子を隔離する保護装置を用いることによつ
て、上述したような欠点を軽減することにある。
されていろいろな摩擦の関数で該支持要素上に分
布する静電荷が、カードの支持要素と入/出力端
子の1つとの間における先端もしくは鋭端効果に
より損傷を惹起する極小アークを発生しないよう
にするために、主として外部から接近可能な入/
出力端子を隔離する保護装置を用いることによつ
て、上述したような欠点を軽減することにある。
この目的で、本発明によれば、電気的に絶縁性
の支持要素上に取付けられて相互接続網を介し上
記支持要素に担持されている入/出力端子に接続
された入/出力端子を有する集積回路のような電
子回路であつてしかも上記入/出力端子が外部か
ら接近可能でありかつ上記支持要素の少なくとも
1つの領域に集中して設けられている上記電子回
路を静電荷の作用から保護するための装置におい
て、上記支持要素により担持されて上記領域内に
集中して設けられた上記入/出力端子を囲繞する
ように取付けられた少なくとも1つの金属環によ
り構成されていることを特徴とする電子回路を静
電荷から保護するための装置が提案される。
の支持要素上に取付けられて相互接続網を介し上
記支持要素に担持されている入/出力端子に接続
された入/出力端子を有する集積回路のような電
子回路であつてしかも上記入/出力端子が外部か
ら接近可能でありかつ上記支持要素の少なくとも
1つの領域に集中して設けられている上記電子回
路を静電荷の作用から保護するための装置におい
て、上記支持要素により担持されて上記領域内に
集中して設けられた上記入/出力端子を囲繞する
ように取付けられた少なくとも1つの金属環によ
り構成されていることを特徴とする電子回路を静
電荷から保護するための装置が提案される。
本発明の他の特徴によれば、保護金属環は、
入/出力端子の1つ、特に接地用の入/出力端子
に電気的に接続される。
入/出力端子の1つ、特に接地用の入/出力端子
に電気的に接続される。
本発明の他の特徴によれば、上記の入/出力端
子は互いに近接して配置された導電性領域の形態
にあり、そして保護金属環自体は上記導電性領域
の集合によつて画定される外周輪郭に近接して設
けられる。
子は互いに近接して配置された導電性領域の形態
にあり、そして保護金属環自体は上記導電性領域
の集合によつて画定される外周輪郭に近接して設
けられる。
本発明の他の特徴によれば、保護金属環は、起
り得る誘導現象に対し保護するために開かれてい
る。
り得る誘導現象に対し保護するために開かれてい
る。
本発明の上記のような保護装置は使用者の操作
時に支持要素内に蓄積し得る静電荷により惹起さ
れる集積回路デバイスの破壊と言う現象を阻止す
ると言う利点を斉らす。そしてこのような保護手
段はさらにカードの使用寿命を大きくする。
時に支持要素内に蓄積し得る静電荷により惹起さ
れる集積回路デバイスの破壊と言う現象を阻止す
ると言う利点を斉らす。そしてこのような保護手
段はさらにカードの使用寿命を大きくする。
本発明の他の利点、特徴および詳細は、単なる
例として添附図面に示した実施例に関する以下の
説明から明瞭になろう。
例として添附図面に示した実施例に関する以下の
説明から明瞭になろう。
第1図および第2図に示した実施例は、以後ク
レジツト・カードと称する携帯用の私人の情報担
体1に関するものである。このカードには、本発
明に従い、静電荷保護装置20が設けられてい
る。
レジツト・カードと称する携帯用の私人の情報担
体1に関するものである。このカードには、本発
明に従い、静電荷保護装置20が設けられてい
る。
カード1は、本質的に次の要素から構成されて
いる。即ち、 例えばポリ塩化ビニル(PVC)から形成され
た支持要素2と、 例えば、マイクロプロセツサ3aおよび情報を
発生することができるプログラマブルな読出し専
用メモリ3bのような集積回路デバイスである。
この種のカードは、本出願人のフランス国特許願
公報第7829844号明細書およびフランス国特許第
2401459号明細書に開示されている。
いる。即ち、 例えばポリ塩化ビニル(PVC)から形成され
た支持要素2と、 例えば、マイクロプロセツサ3aおよび情報を
発生することができるプログラマブルな読出し専
用メモリ3bのような集積回路デバイスである。
この種のカードは、本出願人のフランス国特許願
公報第7829844号明細書およびフランス国特許第
2401459号明細書に開示されている。
特に第2図を参照するに、集積回路デバイス3
aおよび3bは、小板のような補助絶縁支持要素
4によつて支持されている。この集積回路デバイ
ス3a,3bの入/出力端子5は、それぞれ、接
続導体6により相互接続網7に接続されている。
この接続網7もやはり小板4によつて支持されて
いる。この接続網7は、外部から接近可能な接触
領域の形態にある入/出力端子8を有している。
図示の実施例においては、集積回路デバイス3a
および3bは小板4の一側に取付けられており、
他方、入/出力端子8は小板4の他の面上に設け
られている。
aおよび3bは、小板のような補助絶縁支持要素
4によつて支持されている。この集積回路デバイ
ス3a,3bの入/出力端子5は、それぞれ、接
続導体6により相互接続網7に接続されている。
この接続網7もやはり小板4によつて支持されて
いる。この接続網7は、外部から接近可能な接触
領域の形態にある入/出力端子8を有している。
図示の実施例においては、集積回路デバイス3a
および3bは小板4の一側に取付けられており、
他方、入/出力端子8は小板4の他の面上に設け
られている。
保護の目的で、集積回路デバイス3a,3b
は、小板4を部分的に覆い接触領域8を露出して
いる電気的に絶縁性の被覆9により保護されてい
る。この組立体は、ケース10を形成している。
は、小板4を部分的に覆い接触領域8を露出して
いる電気的に絶縁性の被覆9により保護されてい
る。この組立体は、ケース10を形成している。
カード1の基礎を成すPVC製の支持要素2内
には、盲穴11が形成されておつて、この中に上
述のケース10が取付けられている。その場合、
接触領域8は常に外部から接近可能(即ち手を触
れることができる)に配置される。
には、盲穴11が形成されておつて、この中に上
述のケース10が取付けられている。その場合、
接触領域8は常に外部から接近可能(即ち手を触
れることができる)に配置される。
本発明によれば、カード1により蓄積され得る
静電荷に対する保護装置20が設けられる。この
保護装置20は、本質的に、接触領域8を囲繞す
る金属環により構成され、そしてこの金属環は、
例えば、ケース10の小板4によつて担持されて
いる。
静電荷に対する保護装置20が設けられる。この
保護装置20は、本質的に、接触領域8を囲繞す
る金属環により構成され、そしてこの金属環は、
例えば、ケース10の小板4によつて担持されて
いる。
この種の組立体において、入/出力端子8のう
ちの1つは、集積回路デバイス3aおよび3bの
ための接地もしくはアース端子となつており、例
えば参照符号8aで示したものがその接地端子と
する。本発明の1つの特徴によれば保護金属環2
0は、この接地端子8aに接続することができ
る。
ちの1つは、集積回路デバイス3aおよび3bの
ための接地もしくはアース端子となつており、例
えば参照符号8aで示したものがその接地端子と
する。本発明の1つの特徴によれば保護金属環2
0は、この接地端子8aに接続することができ
る。
金属環20の保護作用を改善するために、追つ
て述べる理由から次のような構成を採用するのが
有利である。即ち 小板4上の接触領域8が最小の表面を画定し、
そして隣接する2つの接触領域間に最小の自由空
間を設けるようにすること、および 保護膜20を上記表面の直ぐ近傍に配置して、
該環20と上記表面の周縁との間に最小の空間を
あけること、 カード1の携帯性と言う特性からして、必然的
にこのカードは静電荷の作用を受け易い。特に、
カードのPVCから形成されている支持要素2に
よつて蓄積される静電荷は、カード1がいろいろ
の摩擦の作用で該支持要素に帯電される。保護環
20が存在しない場合には、支持要素2と入/出
力端子8との間の鋭端もしくは先端効果によりマ
イクロ・アークもしくは極小アークの発生する可
能性があり、そしてこれらの極小アークは、特に
集積回路3a,3bがMOS技術で構成されてい
る場合には、ゲートソース空間分離により、集積
回路デバイスを損傷する危険を斉らす。
て述べる理由から次のような構成を採用するのが
有利である。即ち 小板4上の接触領域8が最小の表面を画定し、
そして隣接する2つの接触領域間に最小の自由空
間を設けるようにすること、および 保護膜20を上記表面の直ぐ近傍に配置して、
該環20と上記表面の周縁との間に最小の空間を
あけること、 カード1の携帯性と言う特性からして、必然的
にこのカードは静電荷の作用を受け易い。特に、
カードのPVCから形成されている支持要素2に
よつて蓄積される静電荷は、カード1がいろいろ
の摩擦の作用で該支持要素に帯電される。保護環
20が存在しない場合には、支持要素2と入/出
力端子8との間の鋭端もしくは先端効果によりマ
イクロ・アークもしくは極小アークの発生する可
能性があり、そしてこれらの極小アークは、特に
集積回路3a,3bがMOS技術で構成されてい
る場合には、ゲートソース空間分離により、集積
回路デバイスを損傷する危険を斉らす。
入/出力端子8を囲繞する保護環20の存在に
より、上記の極小アークはこの保護環の部分に発
生することになり、集積回路3a,3bの損傷の
危険は回避される。
より、上記の極小アークはこの保護環の部分に発
生することになり、集積回路3a,3bの損傷の
危険は回避される。
入/出力端子8間ならびにこれら端子と保護環
20との間に最大限の自由空間を画定することに
より、小板4に対応する領域の部分に静電荷が累
積されることは制限され、それにより電荷の破壊
作用もさらに制限される。
20との間に最大限の自由空間を画定することに
より、小板4に対応する領域の部分に静電荷が累
積されることは制限され、それにより電荷の破壊
作用もさらに制限される。
本発明の別の特徴によれば、保護環20は、そ
れ自体周知の誘導現象に対しても保護するように
開放されている。
れ自体周知の誘導現象に対しても保護するように
開放されている。
したがつて保護環20は、カード1の支持要素
2内に蓄積される静電荷の作用に対して入/出力
端子8を隔離する等電位部を形成する。保護環2
0の内側では、接触もしくは接点間の間隔を最大
限度に制限して、それによりこれら空間に電荷が
累積するのを制限する。さらに入/出力端子8を
近接配置することにより、これら端子領域に蓄積
し得る静電荷はほぼ均等に分布され、電荷の作用
が中和されると言う利点が得られる。
2内に蓄積される静電荷の作用に対して入/出力
端子8を隔離する等電位部を形成する。保護環2
0の内側では、接触もしくは接点間の間隔を最大
限度に制限して、それによりこれら空間に電荷が
累積するのを制限する。さらに入/出力端子8を
近接配置することにより、これら端子領域に蓄積
し得る静電荷はほぼ均等に分布され、電荷の作用
が中和されると言う利点が得られる。
保護環20は、例えば指で操作する際に指で接
触されるように比較的大きな表面を有するのが好
ましい。環20は接地端子8aに接続されている
ので、静電荷放電は通常アース端子に対して行な
われることになり、集積回路デバイス3a,3b
を損傷する危険はない。特に、この接地接点は、
他の接点よりも先に、カード1が挿入される処理
機械によつて接触されるので、この理由からも保
護環20を比較的大きな表面とするのが有利であ
る。
触されるように比較的大きな表面を有するのが好
ましい。環20は接地端子8aに接続されている
ので、静電荷放電は通常アース端子に対して行な
われることになり、集積回路デバイス3a,3b
を損傷する危険はない。特に、この接地接点は、
他の接点よりも先に、カード1が挿入される処理
機械によつて接触されるので、この理由からも保
護環20を比較的大きな表面とするのが有利であ
る。
自明なことではあるが、本発明は、クレジツ
ト・カードへの適用に限定されるものではなく、
静電荷作用を受ける集積回路デバイスを含む全べ
ての情報担体にも適用し得るものである。さらに
本発明が適用される情報担体は、比較的小さい同
じ表面領域内に集中して配置することができない
入/出力端子の数の関数として複数個の保護環2
0を有することができる。
ト・カードへの適用に限定されるものではなく、
静電荷作用を受ける集積回路デバイスを含む全べ
ての情報担体にも適用し得るものである。さらに
本発明が適用される情報担体は、比較的小さい同
じ表面領域内に集中して配置することができない
入/出力端子の数の関数として複数個の保護環2
0を有することができる。
第1図は本発明による保護装置を含むクレジツ
ト・カードのような情報担体の拡大平面図、そし
て第2図は第1図の線−における断面略図で
ある。 1……情報担体、2……支持要素、3a……マ
イクロプロセツサ、3b……読出し専用メモリ、
5,8……入/出力端子、6……接続導体、4…
…小板、7……接続網、9……被覆、10……ケ
ース、11……盲穴、20……保護金属環。
ト・カードのような情報担体の拡大平面図、そし
て第2図は第1図の線−における断面略図で
ある。 1……情報担体、2……支持要素、3a……マ
イクロプロセツサ、3b……読出し専用メモリ、
5,8……入/出力端子、6……接続導体、4…
…小板、7……接続網、9……被覆、10……ケ
ース、11……盲穴、20……保護金属環。
Claims (1)
- 【特許請求の範囲】 1 集積回路3a,3bのような電子回路を静電
荷から保護する装置であつて、前記電子回路は電
気的に絶縁性の支持要素2,4に取付けられ、ま
た、前記支持要素4上の入/出力端子8に対し相
互接続網6,7を介して接続された固定入/出力
接触部5を有し、前記入/出力端子8は外部から
アクセス可能であり、かつ、前記支持要素4の少
なくとも1個の領域に集中されており、前記装置
は、前記支持要素4によつて支持され、前記領域
に集中された前記入/出力端子8を囲繞するよう
に取付けられた少なくとも1個の素子導体20か
らなることを特徴とする電子回路を静電荷から保
護する装置。 2 前記素子導体20は、前記入/出力端子8の
ひとつに、好ましくは接地用の入/出力端子8a
に電気的に接続されている特許請求の範囲第1項
記載の電子回路を静電荷から保護する装置。 3 前記入/出力端子8は互いに近接して配置さ
れた導電性領域の形態にあり、前記保護用の素子
導体20は前記導電性領域の全てにより画定され
る外周輪郭に近接して設けられている特許請求の
範囲第1項または第2項記載の電子回路を静電荷
から保護する装置。 4 前記保護用の素子導体20は開路にされてい
る特許請求の範囲第1項ないし第3項のいずれか
1項に記載の電子回路を静電荷から保護する装
置。 5 前記電子回路はマイクロプロセツサ3aとプ
ログラマブルな読出し専用メモリ3bとを有し、
これらのマイクロプロセツサおよび読出し専用メ
モリは、前記電気的に絶縁性の支持要素2,4と
共に、クレジツト・カードのような携帯用情報担
体を形成している特許請求の範囲第1項ないし第
4項のいずれか1項に記載の電子回路を静電荷か
ら保護する装置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8108717A FR2505091A1 (fr) | 1981-04-30 | 1981-04-30 | Dispositif de protection des circuits electroniques tels que des circuits integres a l'encontre des charges electrostatiques |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57188849A JPS57188849A (en) | 1982-11-19 |
| JPS6227747B2 true JPS6227747B2 (ja) | 1987-06-16 |
Family
ID=9257986
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7055782A Granted JPS57188849A (en) | 1981-04-30 | 1982-04-28 | Device for protecting electronic circuit against static charge |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4591945A (ja) |
| EP (1) | EP0065437B1 (ja) |
| JP (1) | JPS57188849A (ja) |
| AT (1) | ATE14170T1 (ja) |
| CA (1) | CA1191194A (ja) |
| DE (1) | DE3264540D1 (ja) |
| FR (1) | FR2505091A1 (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59135597U (ja) * | 1983-02-24 | 1984-09-10 | ヤマハ株式会社 | メモリ装置 |
| JPS59229686A (ja) * | 1983-06-09 | 1984-12-24 | Toshiba Corp | Icカ−ド |
| WO1987000486A1 (fr) * | 1985-07-17 | 1987-01-29 | Ibiden Co., Ltd. | Plaquette a cablage imprime pour cartes a circuits integres |
| GB2182467B (en) * | 1985-10-30 | 1989-10-18 | Ncr Co | Security device for stored sensitive data |
| JPH07123182B2 (ja) * | 1986-05-20 | 1995-12-25 | 日立マクセル株式会社 | 半導体装置 |
| DE3912891A1 (de) * | 1989-04-19 | 1990-11-08 | Siemens Ag | Montagevorrichtung zur kontaktierung und zum einbau eines integrierten schaltkreissystems fuer eine wertkarte |
| US5029041A (en) * | 1989-08-31 | 1991-07-02 | Northern Telecom Limited | Electrostatic discharge protection for a printed circuit board |
| FR2673039A1 (fr) * | 1991-02-18 | 1992-08-21 | Em Microelectronic Marin Sa | Module protege pour carte a microcircuits. |
| US5360941A (en) * | 1991-10-28 | 1994-11-01 | Cubic Automatic Revenue Collection Group | Magnetically permeable electrostatic shield |
| US6198136B1 (en) | 1996-03-19 | 2001-03-06 | International Business Machines Corporation | Support chips for buffer circuits |
| FR2749687B1 (fr) * | 1996-06-07 | 1998-07-17 | Solaic Sa | Carte a memoire et procede de fabrication d'une telle carte |
| FR2780201B1 (fr) * | 1998-06-23 | 2001-09-21 | Solaic Sa | Module a circuit integre ayant une face comportant une zone peripherique isolee electriquement du circuit integre, et carte a connexion mixte comportant un tel module |
| ATE229677T1 (de) * | 1999-06-04 | 2002-12-15 | Udekem D Acoz Xavier Guy Ber D | Speicherkarte |
| JP3813562B2 (ja) * | 2002-03-15 | 2006-08-23 | 富士通株式会社 | 半導体装置及びその製造方法 |
| DE10226386A1 (de) * | 2002-06-13 | 2003-12-24 | Datacard Corp | Dokument |
| DE10341836B4 (de) * | 2003-09-09 | 2013-05-29 | Infineon Technologies Ag | Testvorrichtung zum Testen von elektrischen Schaltungen sowie Verfahren zum parallelen Testen von elektrischen Schaltungen |
| WO2007097775A1 (en) * | 2006-02-24 | 2007-08-30 | American Bank Note Holographics, Inc. | Method of reducing electro-static discharge (esd) from conductors on insulators |
| JP5266467B2 (ja) * | 2006-07-18 | 2013-08-21 | オプセック セキュリティ グループ インコーポレイテッド | 防護手段付きホログラフィック磁気テープに符号化されている情報を読み取る方法 |
| EP2109014A1 (en) * | 2008-04-08 | 2009-10-14 | JDS Uniphase Corporation | Improved OVD containing device |
| JP5146234B2 (ja) * | 2008-09-30 | 2013-02-20 | 富士通株式会社 | 機能拡張装置及びその製造方法、並びに電子装置システム |
| US8649820B2 (en) | 2011-11-07 | 2014-02-11 | Blackberry Limited | Universal integrated circuit card apparatus and related methods |
| US8936199B2 (en) | 2012-04-13 | 2015-01-20 | Blackberry Limited | UICC apparatus and related methods |
| USD703208S1 (en) | 2012-04-13 | 2014-04-22 | Blackberry Limited | UICC apparatus |
| USD701864S1 (en) | 2012-04-23 | 2014-04-01 | Blackberry Limited | UICC apparatus |
| EP2824704A1 (fr) * | 2013-07-12 | 2015-01-14 | Gemalto SA | Module électronique et son procédé de fabrication |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3274458A (en) * | 1964-04-02 | 1966-09-20 | Int Rectifier Corp | Extremely high voltage silicon device |
| FR1430438A (fr) * | 1964-04-16 | 1966-03-04 | Northern Electric Co | Dispositifs semi-conducteurs renfermant un écran conducteur |
| GB1251456A (ja) * | 1969-06-12 | 1971-10-27 | ||
| IT941183B (it) * | 1971-11-18 | 1973-03-01 | Honeywell Inf Systems | Collegamenti a sbalzo di allumi nio per circuiti integrati e lo ro processo di preparazione |
| DE2508154C3 (de) * | 1974-12-03 | 1978-06-15 | Pentel K.K., Tokio | Eingabeplatte |
| JPS5819639Y2 (ja) * | 1978-10-02 | 1983-04-22 | 富士通株式会社 | メモリ−カ−ド |
| FR2439438A1 (fr) * | 1978-10-19 | 1980-05-16 | Cii Honeywell Bull | Ruban porteur de dispositifs de traitement de signaux electriques, son procede de fabrication et application de ce ruban a un element de traitement de signaux |
| FR2480008A1 (fr) * | 1980-04-04 | 1981-10-09 | Flonic Sa | Perfectionnements aux cartes a memoire |
-
1981
- 1981-04-30 FR FR8108717A patent/FR2505091A1/fr active Granted
-
1982
- 1982-04-22 DE DE8282400724T patent/DE3264540D1/de not_active Expired
- 1982-04-22 EP EP82400724A patent/EP0065437B1/fr not_active Expired
- 1982-04-22 AT AT82400724T patent/ATE14170T1/de not_active IP Right Cessation
- 1982-04-28 JP JP7055782A patent/JPS57188849A/ja active Granted
- 1982-04-28 CA CA000401835A patent/CA1191194A/fr not_active Expired
-
1984
- 1984-12-17 US US06/682,584 patent/US4591945A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57188849A (en) | 1982-11-19 |
| US4591945A (en) | 1986-05-27 |
| ATE14170T1 (de) | 1985-07-15 |
| EP0065437A1 (fr) | 1982-11-24 |
| CA1191194A (fr) | 1985-07-30 |
| FR2505091A1 (fr) | 1982-11-05 |
| FR2505091B1 (ja) | 1984-09-21 |
| EP0065437B1 (fr) | 1985-07-03 |
| DE3264540D1 (en) | 1985-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4591945A (en) | Device for protecting electronic circuits against electrostatic charges | |
| TWI550470B (zh) | 靜電防護觸控面板 | |
| CN105183221B (zh) | 触摸唤醒的指纹成像模组及其触摸唤醒装置 | |
| US4313148A (en) | Grounding apparatus | |
| KR100426232B1 (ko) | 전자 부품 및 상기 전자 부품에 내장된 보호 구조체의 용도 | |
| JP3953815B2 (ja) | 少なくとも一つの半導体チップを有する平坦なマウント | |
| TW345733B (en) | Integrated semiconductor circuit | |
| JPH0832494B2 (ja) | 携帯形半導体記憶装置 | |
| US5215474A (en) | Conductive connector pin protector having the capability to prevent electrostatic discharge damage to an electronic assembly | |
| TWI581194B (zh) | 電子裝置與生理特徵辨識模組 | |
| JPH0243098A (ja) | 保護スクリーンを有するicカード | |
| JPS62291899A (ja) | 感電事故防止保護装置 | |
| JPH05197850A (ja) | データ記録担体およびそのデータ記録担体を使用する電子装置 | |
| JP3473236B2 (ja) | 電子回路装置 | |
| JPS6245359Y2 (ja) | ||
| JPH02207469A (ja) | ピンコネクタ及び静電放電に対する保護方法 | |
| JPH03159799A (ja) | データ担体 | |
| JPS6225812Y2 (ja) | ||
| JPH0548760B2 (ja) | ||
| JPH0618250B2 (ja) | 半導体装置 | |
| TW304299B (ja) | ||
| DE50203766D1 (de) | Biometrischer sensor | |
| JPH02224391A (ja) | プリント基板 | |
| KR940007971A (ko) | 반도체 장치의 칩보호막 형성 방법 | |
| JP3191110B2 (ja) | Icメモリカード |