JPS6227799A

JPS6227799A - 音声認識装置

Info

Publication number: JPS6227799A
Application number: JP60165760A
Authority: JP
Inventors: 吉明北爪; 利一安江; 一広山畳
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1985-07-29
Filing date: 1985-07-29
Publication date: 1987-02-05

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の利用分野〕本発明は、音声認識装置に関するものであり、更に詳し
くは、入力音声の特徴パラメータを検出する検出部と、
検出された該パラメータと予め登録されている標準パタ
ーンのパラメータとを一定時間単位で比較し、計算して
両者間の整合尺度を求めて出力する計算部と、該計算部
から時系列的に出力される前記整合尺度を全体的にまと
めて入力音声と標準パターンの間の照合処理を行なう照
合部と、その照合処理結果を格納する格納メモリと、前
記各部ならびに格納メモリを制御する制御部と、から成
り、制御部が前記格納メモリから前記照合処理結果を読
出して前記入力音声に最も類似した標準パターンを判定
することにより、入力音声を認識するようにした音声認
識装置に関するものである。

〔発明の背景〕

一般に、音声認識装置としては、区切って話す離散単語
の認識装置と続けて話す連続単語の認識装置とがあり、
特に後者における認識を高速処理で実現するためには、
特開昭５５−２２０５号公報に示されている如き照合処
理を行なう。

この場合、離散単語認識とは異なり、入力音声の特徴パ
ラメータに対し−で標準パターンの存在範囲検出のため
に、約２０〜３　Ｑ　ｍ５ｅｃごとに、入力音声の特徴
パラメータとすべての標準パターンの全フレームとの照
合処理を照合部において行なう必要があり、前記の２０
　ｍ５ｅｃ〜３０　ｍ５ｅｃごとに、すべての照合結果
を、照合部から制御部に転送する。すなわち、２０〜３
０ｍ５ｅｃの短区間ごとに認識を行なう、いわゆる入力
フレーム単位の認識を行なうことになる。

このような処理を実施する場合に、照合部の出力（照合
結果）を、制御部を構成するマイコンに直接転送すると
、マイコンは、照合部からの出方、すなわち１標準パタ
ーン毎に標準パターン番号。

照合値、その他の付加情報を入力する処理に没頭するこ
とになり、認識のための判定処理が不可能となる。

したがって、従来の音声認識装置では、入力フレーム単
位の認識を行なうために、照合部に対応させてその出力
（照合結果）を格納するメモリを用意することとし、該
メモリとして、入力１フレ一ム分のすべての照合結果を
格納するに足るメモリを２面設け、マイコンはそれら２
面のメモリのうち常に照合結果の書込みが完了した方の
メモリの内容を読出すようにしており、残る他方のメモ
リには、現在処理中の結果が書込まれるようにして、途
中でデータの消失が起きないようにしている。

またマイコンは、２０〜３０　ｍ５ｅｃの間に、判定処
理のプログラムに従って処理の流れにあわせて照合結果
を前記メモリから読み出せばよく、このメモリが設けて
ない場合のように、常に照合部からの照合結果データの
転送を受けてこれを処理するための、監視をしていなく
ても済む。

しかし、以上の説明で分かる様に、この方法では、少な
くとも〔標準パターン数ｘｎｘ２　（ｎは３以上）〕ワ
ードの記憶容量をもつメモリを必要とし、たとえば通常
の装置で平均的に処理される１２８個の標準パターンに
対して、７５０ワード以上の記憶容量をもつメモリが必
要となる。したがってこのメモリ分だけ照合部としての
ハードウェア規模が増大し、この部分を高集積化しよう
とする場合、所要のメモリ容量の大きさがその阻害要因
となっており、そのため、照合結果の格納メモリとして
は、可能な限り、メモリ容量の小さなものが望まれてい
た。

〔発明の目的〕

本発明は、上述の如き従来の技術的事情にかんがみ、な
されたものであり、従って本発明の目的は、照合結果格
納メモリの所要容量を従来より大幅に削減することを可
能にした音声認識装置を提供することにある。

〔発明の概要〕

一般に音声認識装置におけるハードウェアとして、処理
速度を高速化する必要性の最も高い部分は照合部であり
、そのためにハ、−ドウエア規模が大きい（格納メモリ
の容量が大きい）という問題点が先にも述べたよ・うに
あった。これを解決するため、実機あるいは計算機シミ
ュレーションにより、照合結果として確からしいものだ
けを選んで格納するとすれば、何ワード程度、選んで格
納すれば支障が生じないかを調べた。この結果、特に連
続−ｍ語認識においては、入力１フレ一ム単位に処理す
る方法では、確からしいもの、つまり照合値の良いもの
（判定候補）は、たかだか５個以下であることが分かり
、これを格納するに足るだけのメモリ、すなわち１５ワ
ード程度の容量をもつメモリを照合部に照合結果格納メ
モリとして付加すれば良いことが分かった。

この結果を用いて、照合結果格納用メモリの容量を従来
のそれより５０分の１以下に出来る見通しを得たので、
それ相応に容置の小さなメモリを用いることとし、また
その場合、判定候補が５個以上、出ると、メモリ容量が
不足となり、データ（照合結果）があふれて消失するこ
とが予想されるので、それを防止する機構を設けること
を考え、この発明を案出した。

ずなわら、照合結果格納メモリとして、メモリ容量の可
能な限り小さな先入れ先出し形のメモリ（ＦＩＦＯ）を
用い、しかも、該メモリにおける空き容量が零にならな
いように（零になると、次はあふれる可能性が出てくる
）、そのメモリ状態を監視してその前に警報を発する回
路を付加しておき、制御部は、該警報回路から警報を受
けると、照合格納メモリへ入力するデータの作成源であ
る整合尺度計算部（入力音声の特徴パラメータと標準パ
ターンのパラメータとを２０〜３９ｍ、ｓｅｃ単位で比
較し、計算して両者間の整合尺度を求める計算部）へ一
時的にストップ指令をかけて動作を中止させ、待たせて
おき、その間に前記ＦＩＦＯを読み出して、データのあ
ふれ（消失）を防止するようにした。

〔発明の実施例〕

次に図を参照して本発明の詳細な説明する。

第１図は本発明の一実施例の全体構成（全体構成そのも
のは、従来と変わる所はないが）を示すブロック図であ
る。同図において、１は制御回路、２は整合尺度計算部
、３は標準パターンメモリ、４は照合部、５は照合処理
結果格納メモリ、６は音声入力部兼特徴パラメータ抽出
部、である。

また、太線ババス（データバス、アドレスバスを含む）
、細線は制御線を示している。

次に回路動作の大要を説明する。動作は、認識動作とそ
れに先立って行なわれる登録動作に分かれる。

先ず登録時には、音声入力部兼特徴パラメータ抽出部６
において、人間が話した言葉（音声）が入力され、電気
信号に変えられ増幅された後、該（３号からその中に含
まれている特徴たとえば周波数成分をパラメータとして
抽出する。すると制御回路１がデータバス（１−ａ）を
用い、整合尺度計算部２を経由して標準バクーンメモリ
３に、前記特徴ノぐラメータを（ｌｂ）として転送し、
記↑ａさせておく。これで登３．ゑ動作が終了する。

次に認識時には、制御回路１が標準パターンメモリ３に
予め登録された前記特徴パラメータ（１−ｂ）を続出し
て整合尺度計算部２に導くと共に、登録時と同様にして
音声入力部兼特徴パラメータ抽出部６において抽出され
た特徴パラメータをデータバス（１−ａ）から前記計算
部２に入力して、この整合尺度計算部２において、両者
間の特徴パラメータの整合尺度（１−ｃ）を求める。

次いで照合部４では、時系列的に入力されてくる該整合
尺度（Ｌ−Ｃ）をまとめて照合値（１−ｄ）を求めて出
力する。

整合尺度および照合値の計算方法およびそれらの回路構
成の詳細については、特開昭５７−８３８８０号公報に
記述されているので、必要ならば参照されたい。

前記照合値（１−ｄ）は、照合部４から照合処理結果格
納メモリ５に転送され格納される。制御回路１ば、この
ようにしてメモリ５に格納された内容（照合値）をデー
タバス（１−ａ）を介して読出し、それにもとづいて入
力音声の認識結果を決定するわけである。

以上、説明した全体構成の中で、本発明の特徴とする所
は、照合処理結果格納メモリ５として、容量最小限の先
入れ先出し形のメモリ（ＦＩＦＯ）を用いると共に、該
メモリのメモリ状態を監視していてそれが満杯になりそ
うならその前に警報を発する警報回路を設けておき、制
御回路１はこの警報信号を受は付けると、整合尺度計算
部２に設けであるストップ機構を動作させてその動作を
一時停止させ、その間に前記ＦＩＦＯの読出しを行ない
、このようにして、照合処理結果格納メモリ５としての
メモリ容量の大幅低減を図りながら、所要のデータ（照
合結果である照合値）のメモリ５からのあふれによる消
失の防止を図るようにした点にあることは、先にも説明
した。

以下、具体的に説明する。

さて、照合部４から、照合値（１−ｄ）は、最小時間間
隔２００　ｐ　ｓｅｃで出力され、照合処理結果格納メ
モリ５に入力される。該格納メモリ５は先入れ先出し形
メモリいわゆるＦｉｒｓｔ−ｉｎ　　Ｆｉｒｓｔ−ｏｕ
ｔ　（Ｆ　Ｉ　Ｆ　Ｏ）のメモリであり、照合部４より
送られてくる照合値（１−ｄ）をその順に書込むもので
ある。

このとき、メモリ５のメモリ状態を監視するニヤフル回
路（ｎｅａｒ　ｆｕｌｌ　）を格納メモリ５内に設けて
おき、前記照合値（１−ｄ）がメモリ５に書き込まれ、
あと１ワード分書込まれると該メモリ５が充満状態いわ
ゆるｆｕｌｌ状態になるというとき、そのことにニヤフ
ル状態）を検出可能にしておく。

ま・た制御回路１は、制御信号（１−ｅ−３）を使って
ニヤフル回路と連絡をとっており、上述のニヤフル状態
を検知すると、出力線群（１−８）の中の一つである（
１−ｅ−１）により、整合尺度計算部２に対して、計算
動作を動的に停止させるためのダイナミックストップ指
令を送り、その後に出力線（１−ｅ−１）によりストッ
プ解除指令を送るまでの間、計算動作を停止させる。

これにより、整合尺度計算部２からの整合尺度（１−Ｃ
）の供給が断たれるので、照合部４は、整合尺度（１−
Ｃ）の入力待ち状態となり、計算部２と同様に照合値（
１−ｄ）の出力を停止する。

したがって、格納メモリ５はニヤフル状態のままで、制
御回路１による読出しをうける。この場合、制御回路１
の内蔵するプログラムにより、制御回路１はニヤフル状
態処理を実行し、格納メモリ５の全内容を読出す。

その結果、格納メモリ５が空状態（エンプティ状態）に
なると、制御回路１は制御信号（１−ｅ−３）を用いて
そのことを検知する。

なお、このエンプティ状態検出のための回路も格納メモ
リ５に付加しておく。そこで、制御回路１に内蔵されて
いる前記ニヤフル状態処理プログラムが、この格納メモ
リ５のエンプティ状態を検知すると、制御回路１は出力
線（１−ｅ−１＞により整合尺度計算部２に対してダイ
ナミックス１−ツブ解除の指令を出力する。

第２図は、第１図における照合処理結果格納メモリ５の
詳細を示すブロック図である。−同図において、５１は
書き込みアドレスレジスタ、５２は読出しアドレスレジ
スタ、５３は先入れ先出し形メモリ　（ＦＩＦＯ）、５
４はニヤフル回路、である。

また、ＰはＰ　Ｉ　ＦＯ５３の書き込みポインタ、Ｑは
読出しポインタである。ＦｒＦＯ５３としては、この場
合、１６ワードの構成をとるものとして示しである。

ＦＩＦＯとしての構成は公知のものでよく、書き込みア
ドレスレジスタ５１により順次書き込みアドレスをＰａ
、Ｐ＋　、ｐＺ、・・・・・・ＰＩＳと更新し、更にＰ
。に戻って循環的に更新する。また読出しアドレスレジ
スタ５２により読出しアドレスを同様に、Ｑｏ　、Ｑ＋
　、・・・・・・Ｑ１３、更にＱ。の如（循環的に更新
する。ここで（１−ｆ）が占き込みアドレスレジスタ５
１へ供給されるアドレス更新クロック、（１−ｅ−３）
が読出しアドレスレジスタ５２へ供給されるアドレス更
新クロックであり、前者は照合部４から送出され、後者
は制御回路１が出力するものである。

すなわち、書き込みアドレスレジスタ５１は、照合部４
からアドレス更新クロック（１−ｆ）を供給される毎に
、その書き込みアドレスを、例えばＰｏから順に指定し
てゆき、指定したアドレスに照合部４からのデータ（照
合値）を順に格納してゆく。他方、読出しアドレスレジ
スタ５２は、制御回路１からアドレス更新クロック＜１
−ｅ−３）を供給される毎に、その読出しアドレスを更
新すると共に、制御回路１がバス（１−ａ）を介して記
憶データを、その指定されたアドレスに従って順に読み
取ってゆく。

次に、ニヤフル回路５４について説明する。

ニヤフル回路５４は、書き込みアドレスレジスタ５１か
らのアドレス指定線（１−ｇ）（詳しくはＰｏ、Ｐ＋、
・・・・・・ＰＩＳから成るアドレス指定線）と読出し
アドレスレジスタ５２からのアドレス指定ｖＡ（１−ｈ
）（ＪＬ　＜　ハＱｏ　、　　Ｑｌ　、　−・−・・・
Ｑｌｓカら成るアドレス指定線）を取り込んで、書き込
みポインタＰと読出しポインタＱとの間で、　（Ｑ＝Ｐ
＋１〕なる論理関係が成立するとき、出力信号をニヤフ
ル信号として出力する回路であり、そのニヤフル信号の
物理的意味は、すでに説明したとおり、Ｐ　Ｉ　ＦＯ５
３において、あと１ワード分のデータを書き込めば、Ｆ
ＩＦＯ５３には空き容量が皆無になる状態に、当該Ｐ　
Ｉ　ＦＯ５３があることを示すものである。

第３図はニヤフル回路５４の動作状態遷移図である。同
図において、縦軸は時間を、横軸は動作状態を、それぞ
れ示している。

今、時間０のときの状態に着目すると、書き込みポイン
タＰがＯにあり、読出しポインタＱが１にあることが認
められるであろう。書き込みポインタＰが０にあるとい
うことは、書き込みアドレス指定線Ｐ０が論理１をとっ
ているということ（つまり、これからアドレスＰ０すな
わち０番地に書き込むということを示しており、実際に
書き込んでしまうと、論理工は論理０に変わる）であり
、読出しポインタＱが１ということは、読出しアドレス
指定線Ｑ、が論理１をとっているということ（つまり、
これからアドレスＱ、すなわち１番地を読出すというこ
とを示しており、実際に読出してしまうと、論理１は論
理Ｏに変わる）である。

この状態は、換言すると、まさにこれからＯ番地に書き
込まんとしており、しかも１番地を読出さんとした状態
（若し１番地を読出さないうちに、０番地に書き込むと
、０番地から１５番地まで、全部書き込んだフル状態に
なる）つまりニヤフル状態にＰＩＦＯ５３があることを
示しており、このとき（Ｑ＝Ｐ＋１）なる論理式が成立
するのでニヤフル回路５４はニヤフル信号を出力するの
である。

第３図において、時間１４の状態に着目すると、書き込
みポインタＰは１４を示し、読出しポインタＱは１５を
示しているわけであるが、上述の説明はそのまま成立す
る。時間１４の状態に限らず、第３図では、時間０から
１５のどの状態においても、上述の説明が成立すること
は、もはや容易に理解されるであろう。

第４図は、ニヤフル回路５４の具体例を示す回路図であ
る。同回路は、アントゲ−１−Ａ、〜Ａ１５とオアゲー
ト○Ｒから成るものであるが、その回路動作は、第２図
、第３図を参照して行なった上述の説明から容易に理解
されるであろう。

なおこのニヤフル状態を検出するための〔Ｑ＝＝Ｐ＋１
〕の論理は、ＦＩＦＯのもつ基本性質を考えると了解さ
れるように、書き込まれなければ読めない（すなわち空
（エンプティ）状態では読めない）ということから、最
初の１４番地までは成立せず、１５番地への書き込みに
際してはじめて成立するものである。このニヤフル状態
は制御信号（１−ｅ−３）により制御回路１に伝達され
る。

このニヤフル状態を制御回路１が検出すると該制御回路
１は、整合尺度計算部２に、グイナミソクストノプ指令
を送る。かかる指令を受けた整合尺度計算部２において
ダイナミックストップを実現するため、整合尺度計算部
２の内部にマイクロプログラムを内蔵させ、第５図に示
すような処理フローを実行させる。

以下第５図を参照して整合尺度計算部２の動作を説明す
る。

第５図において、マイクロプログラムは、整合尺度計算
処理ルーチンに入ると、１ステツプ目（イ）で、入力転
送待ちになり、前述した通り、制御回路１から特徴デー
タが転送されてきて入力されると、第２ステツプ目（ロ
）で標準パターンメモリ３に収納されている特徴データ
を読出し、第３ステツプ目（ハ）で整合尺度計算を行な
う。第４ステツプ目（ニ）では、その整合尺度（１−Ｃ
）を照合部４に出力し、続く第５ステツプ（ホ）では、
例えば特開昭５７−８３８８０号公報に示されているよ
うな従来公知の回路で、処理すべき標準パターン数分の
処理を完了したか否かを判定するために、標準パターン
エンドの条件が成立しているか否かをチェックする。

標準パターン数分の処理が完了すると、この条件が成立
するので、再びステップ（イ）に戻り、次の入力転送待
ちに入る。

実際の処理では、■パターン目、２パターン目と順に処
理するが、標準パターンエンドに達しない場合は、（へ
）−（ト）−（ロ）＝（ハ）→（ニ）−（ホ）＝（へ）
・・・・・・のループをたどって、整合尺度計算を続け
るが、制御回路１からのダイナミックストップ指令を受
けると、別途整合尺度計算部に設けたフリップフロップ
にこの指令を記憶し、ステップ（・＼）で判定し、スト
ップ指令が解除されるまで、ステップ（１−）でグイナ
ミソクストノブを実行する。

前述したように、制御回路１がＦ　Ｉ　Ｆ　Ｏ５３のニ
ヤフル状態を検出した後は、それがエンプティ状態にな
るまで、制御回路１はＰＩＦＯ５３を読出し、その後、
整合尺度計算部２に出力信号（１−ｅ−１）によりダイ
ナミックストップ解除指令を送るので、整合尺度計算部
２は、第５図に示したフローのステップ（ト）でこれを
検出し、再びステップ（ロ）からループ処理に入る。

以上の記述により、照合処理結果格納メモリ５への照合
部用力（ｉｄ）の高速な書き込み、制御回路１によるそ
れの非同期な読出し、またその際におけるデータ（照合
部用力）のメモリからのあふれによる消失を防止するた
めの動作等、本発明の一実施例についての動作説明をお
える。

次に、前述のニヤフル回路の代りに用い得るエンプティ
回路について説明する。

第６図は、かかるエンプティ回路の動作状態遷移図であ
る。エンプティ回路は、第６図からも分かるように（Ｐ
＝Ｑ＋１）なる論理式が成立するときに、エンプティ信
号を出力する回路である。

このエンプティ信号の物理的意味は、第６図において、
時間Ｏの状態を例にして考えると、読出しポインタＱが
Ｏ番地を指しているとき、書き込みポインタＰが１番地
を指しているのであるから、この状態で０番地を読取る
と、ＦＩＦＯはエンプティ状態になることを示している
。換言すると、このエンプティ信号は、その状態ではＦ
ＩＦＯは未だエンプティではない（読出すべきデータが
１ワード分残っている）ということを示す信号（エンプ
ティ）と云える。

第７図にエンプティ回路５５をブロック図で示した。こ
れについてｔｒｉ説明の必要はないであろう。

第２図において、ニヤフル回路５４の代りにこのエンプ
ティ回路５５を用いた場合、制？ｆｆｆ１回路１は、こ
のエンプティ回路５５からエンプティ信号（エンプティ
）を制御信号（１−ｅ−３）として受は付けると、直ち
にＰＩＦＯ５３を読出す。すると、それにより読出しポ
インタＱが１だけ加算されるので、ＣＰ＝Ｑ＋１：］の
論理が成立しなくなり、エンプティ信号が論理０となり
、制御回路１はＦＩＦＯがエンプティとなったことを知
る。

このようにして、Ｆ　Ｉ　Ｆ　Ｏに１ワード書き込まれ
ると、エンプティ信号（エンプティ）がエンプティ回路
から出力されるので、制御回路はこれを検出すると、直
ちにＦ　Ｉ　Ｆ　Ｏを３ダを出し、ＦＩＦＯを常にエン
プティ状態に保とうとする。このように、ＦＩＦＯにデ
ータを１ワード分書き込むと直らに読出しを行なうよう
な制御による場合には、第５図を参照して説明した如き
ダイナミックストップ処理を用いる必要はない。第７図
に示すエンプティ回路５５からの出力を制御回路１が監
視しており、ＦＩＦＯ５３への照合出力（１ｄ）の書き
込みが行なわれたことをエンプティ信号（Ｙ）７了］−
’）で検出すると、直らにその内容を続出すことにより
、ＰＩＦＯ５３を常に書き込み可能な状態としておくこ
とができる。

このように、本発明によれば、照合処理結果格納メモリ
としてＦＩＦＯを用い、ニヤフル回路あるいは、エンプ
ティ回路を付加することにより、少ないメモリ容量で照
合処理結果を格納することが可能となる。

〔発明の効果〕

本発明によれば、音声認識装置において、入力フレーム
単位の認識を行ない、入力音声の特徴パラメータのなか
に存在する標準パターンの存在範囲と種別を検出して音
声認識を行なう場合に必要な、照合処理結果格納メモリ
の所要容量を少なくとも従来のそれの５０分の１以下に
できるので、装置の小型化、コストの低減に大きな効果
がある。

【図面の簡単な説明】

第１図は本発明の一実施例の全体構成を示すブロック図
、第２図は第１図における照合処理結果格納メモリの詳
細を示すブロック図、第３図はニヤフル回路の動作状態
遷移図、第４図はニヤフル回路の具体例を示す回路図、
第５図は整合尺度計算部におけるダイナミックストップ
処理のフローを示すチャート、第６図はエンプティ回路
の動作状態遷移図、第７図はエンプティ回路の具体例を
示すブロック図、である。符号の説明１・・・制御回路、２・・・整合尺度計算部、３・・・
標準パターンメモリ、４・・・照合部、５・・・照合処
理結果格納メモリ、６・・・音声入力部兼特徴パラメー
タ抽出部、５１・・・書き込みアドレスレジスタ、５２
・・・読出しアドレスレジスタ、５３・・・先入れ先出
し形メモリ　（ＦＩＦＯ）、５４・・・ニヤフル回路、
５５・・・エンプティ回路代理人　弁理士　並　木　昭　夫代理人　弁理士　松　崎　　　清Ｏへへづ−　）隆噴４＋？−り；１１７図手続補正書（方式）％式％１、事件の表示昭和６０年　特許願　第１６５７６０号２）発明の名称音声認識装置３、補正をする者事件との関係　　特許出願人住　所　東京都千代田区神田駿河台四丁目６番地名　称
　（５１０）株式会社　日立製作所代表者　三田勝茂４、代理人住　所　東京都港区虎ノ門−丁目５番４号大塚ビル３階
　並木特許事務所回路の具体例を示す回路図、第５図は整合尺度計算部に
おけるグイナミソクストソプ処理のフローを示すチャー
ト、第６図はエンプティ回路の動作状態遷移図、第７図
はエンプティ回路の具体例を示すブロック図、である。符号の説明１・・・制御回路、２・・・整合尺度計算部、３・・・
標準パターンメモリ、４・・・照合部、５・・・照合処
理結果格納メモリ、６・・・音声入力部兼特徴パラメー
タ抽出部、５１・・・書き込みアドレスレジスタ、５２
・・・続出しアドレスレジスタ、５３・・・先入れ先出
し形メモリ　（ＦＩＦＯ）　、５４・・・ニヤフル回路
、５５・・・エンプティ回路

Claims

【特許請求の範囲】１）入力音声の特徴パラメータを検出する検出部と、検
出された該パラメータと予め登録されている標準パター
ンのパラメータとを一定時間単位で比較し、計算して両
者間の整合尺度を求めて出力する計算部と、該計算部か
ら時系列的に出力される前記整合尺度を全体的にまとめ
て入力音声と標準パターンの間の照合処理を行なう照合
部と、その照合処理結果を格納する格納メモリと、前記
各部ならびに格納メモリを制御する制御部と、から成り
、制御部が前記格納メモリから前記照合処理結果を読出
して前記入力音声に最も類似した標準パターンを判定す
ることにより、入力音声を認識するようにした音声認識
装置において、前記格納メモリとして先入れ先出し形のメモリを用いる
と共に、該メモリにおける空き容量が零にならないよう
にメモリ状態を監視していてその前に警報信号を出力す
る警報手段と、前記計算部におけるその動作を一時停止
させることのできるストップ手段と、を設けておき、前記制御部は、前記警報手段からの警報信号を検出する
と、前記ストップ手段を用いて前記計算部における動作
を一時停止させるようにしたことを特徴とする音声認識
装置。２）特許請求の範囲第１項記載の音声認識装置において
、前記警報手段が、前記先入れ先出し形メモリにおいて
、あと一つの番地を除き、他のすべての番地にデータの
格納がなされたというニヤフル状態（ｎｅａｒ　ｆｕｌ
ｌ状態）を検出したとき、出力を発生する論理回路から
成ることを特徴とする音声認識装置。３）特許請求の範囲第１項記載の音声認識装置において
、前記警報手段が、前記先入れ先出し形メモリにおいて
、少なくとも１ワード分のデータが書き込まれていてエ
ンプティ状態ではないことを示す信号（＠エンプティ＠
）を発生する論理回路から成り、制御部は、この信号（
＠エンプティ＠）を受け付けると、直ちに前記メモリを
読出して該メモリをエンプティ状態に保とうとするよう
にしたことを特徴とする音声認識装置。