JPS62280663A - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JPS62280663A JPS62280663A JP61123559A JP12355986A JPS62280663A JP S62280663 A JPS62280663 A JP S62280663A JP 61123559 A JP61123559 A JP 61123559A JP 12355986 A JP12355986 A JP 12355986A JP S62280663 A JPS62280663 A JP S62280663A
- Authority
- JP
- Japan
- Prior art keywords
- output
- input
- fault
- integrated circuit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 20
- 239000000872 buffer Substances 0.000 abstract description 37
- 238000010586 diagram Methods 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Debugging And Monitoring (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
〔産業上の利用分野〕
本発明は集積回路装置、特に内部で発生した障害を検出
保持する機能を有する集積回路装置に関する。
保持する機能を有する集積回路装置に関する。
近年、集積回路装置の集積度は益々向上する一方であり
、内部の論理回路に障害が発生した場合に、どの部分に
どのような障害が発生したのかを認識するのが益々困難
となってきている。このため、最近の集積回路装置は、
障害が発生した場合にこれを検出し、検出した障害状態
を保持する障害検出保持回路を内蔵するものが増えてき
ている。
、内部の論理回路に障害が発生した場合に、どの部分に
どのような障害が発生したのかを認識するのが益々困難
となってきている。このため、最近の集積回路装置は、
障害が発生した場合にこれを検出し、検出した障害状態
を保持する障害検出保持回路を内蔵するものが増えてき
ている。
このような集積回路装置では、障害が発生した場合、障
害検出保持回路の障害状態保持部に所定のスキャンイン
データを与え、その結果この障害状態保持部から出力さ
れるスキャンアウトデータを解析することにより、障害
検出保持回路に保持されている障害状態を外部から認識
することができる。このような機能は、致方という論理
ゲートのどの部分にどのような障害が発生しているのか
を認識する上できわめて重要な働きをする。
害検出保持回路の障害状態保持部に所定のスキャンイン
データを与え、その結果この障害状態保持部から出力さ
れるスキャンアウトデータを解析することにより、障害
検出保持回路に保持されている障害状態を外部から認識
することができる。このような機能は、致方という論理
ゲートのどの部分にどのような障害が発生しているのか
を認識する上できわめて重要な働きをする。
しかしながら、このような障害の検出保持機能を有する
従来の集積回路装置には、入出力端子敗が多くなるとい
う問題点がある。上述のように障害が発生した場合、保
持されている障害状態を外部へ読み出すため、スキャン
インデータの人力と、スキャンアウトデータの出力とを
行うための入出力端子が必要となり、従来の集積回路装
置ではこのための専用の入出力端子を設けていた。この
ような入出力端子数の増加は、ＬＳＩパッケージではビ
ン数の増加となり、結局装置全体が大型化することにな
る。
従来の集積回路装置には、入出力端子敗が多くなるとい
う問題点がある。上述のように障害が発生した場合、保
持されている障害状態を外部へ読み出すため、スキャン
インデータの人力と、スキャンアウトデータの出力とを
行うための入出力端子が必要となり、従来の集積回路装
置ではこのための専用の入出力端子を設けていた。この
ような入出力端子数の増加は、ＬＳＩパッケージではビ
ン数の増加となり、結局装置全体が大型化することにな
る。
そこで本発明は障害の検出保持機能を有し、かつ、入出
力端子数をできるだけ低減しつる集積回路装置を提供す
ることを目的とする。
力端子数をできるだけ低減しつる集積回路装置を提供す
ることを目的とする。
本発明では集積回路装置に、■所定の論理演算を行う論
理回路と、■この論理回路に障害が発生した場合にこれ
を検出し、検出した障害状態を保持する障害検出保持回
路と、■外部装置との間でデータの入出力を行うための
入出力端子と、■通常はこの入出力端子を論理回路に接
続し、障害検出時にはこの入出力端子を障害検出保持回
路に接続する接続切換手段とを設け、上記目的を達成し
たものである。
理回路と、■この論理回路に障害が発生した場合にこれ
を検出し、検出した障害状態を保持する障害検出保持回
路と、■外部装置との間でデータの入出力を行うための
入出力端子と、■通常はこの入出力端子を論理回路に接
続し、障害検出時にはこの入出力端子を障害検出保持回
路に接続する接続切換手段とを設け、上記目的を達成し
たものである。
以下本発明を図示する実施例に基づいて説明する。
第１図は本発明の一実施例に係わる集積回路装置を外部
回路に接続して用いた一例を示す回路図である。ここで
一点鎖線で囲った集積回路装置１００が本発明の一実施
例に係わる装置であり、集積回路装置２００は装置１０
０の外部に接続される別な集積回路装置である。集積回
路装置３００は装置１００の内部に障害が発生した場合
に、この障害状態を読み出して診断する装置である。な
おこの回路図では、装置１００の有する入出力端子とし
て、入力端子Ａ、Ｂおよび出力端子ＣＳＤのみを例とし
て示しである。
回路に接続して用いた一例を示す回路図である。ここで
一点鎖線で囲った集積回路装置１００が本発明の一実施
例に係わる装置であり、集積回路装置２００は装置１０
０の外部に接続される別な集積回路装置である。集積回
路装置３００は装置１００の内部に障害が発生した場合
に、この障害状態を読み出して診断する装置である。な
おこの回路図では、装置１００の有する入出力端子とし
て、入力端子Ａ、Ｂおよび出力端子ＣＳＤのみを例とし
て示しである。
装置１００において、論理回路１１０はその中枢をなす
回路であって、ここで所定の論理演算が行われる。論理
回路１１０には、ｎＮの障害検出回路１２１〜１２ｎが
接続されており、論理回路１１０内の論理ゲートに障害
が発生した場合は、その発生箇所に応じて障害検出回路
１２１〜１２ｎのいずれかで検出が行われる。検出され
た障害状態は選択器１３１〜１３ｎを経てフリップフロ
ップ１４１〜１４ｎに保持される。これらのフリップフ
ロップ１４１〜１４ｎは、障害状態を保持すると論理“
１”を出力してこれを示す。
回路であって、ここで所定の論理演算が行われる。論理
回路１１０には、ｎＮの障害検出回路１２１〜１２ｎが
接続されており、論理回路１１０内の論理ゲートに障害
が発生した場合は、その発生箇所に応じて障害検出回路
１２１〜１２ｎのいずれかで検出が行われる。検出され
た障害状態は選択器１３１〜１３ｎを経てフリップフロ
ップ１４１〜１４ｎに保持される。これらのフリップフ
ロップ１４１〜１４ｎは、障害状態を保持すると論理“
１”を出力してこれを示す。
フリップフロップ１４１〜１４ｎの出力は論理和回路１
５０に与えられる。この論理和回路１５０の出力Ｘは出
力バッファ１６０を介して出力端子Ｃに接続される。一
方、論理回路１１０の出力は出力バッファ１６１を介し
て、また、最下位のフリップフロップ１４１の出力バッ
ファ１６２を介して、それぞれ出力端子りに接続される
。入力端子Ａは人カバソファ１７０を介して各フリップ
フロップ１４１〜１４ｎのクロック入力端子ＣＫに接続
される。更に、入力端子Ｂは人力バッファ１７１を介し
て論理回路１１０の人力に、また、人力バッファ１７２
を介して最上位の選択器１３ｎに、それぞれ接続される
。なお、各選択器１３１〜１３（ｎ−１）には、上位の
フリップフロー）プ１４２〜１４ｎからの出力が与えら
れている。また、各選択器１３１〜１３ｎおよび各バッ
ファ１６１．１６２．１７１．１７２は論理和回路１５
０の出力Ｘによって制御される。
５０に与えられる。この論理和回路１５０の出力Ｘは出
力バッファ１６０を介して出力端子Ｃに接続される。一
方、論理回路１１０の出力は出力バッファ１６１を介し
て、また、最下位のフリップフロップ１４１の出力バッ
ファ１６２を介して、それぞれ出力端子りに接続される
。入力端子Ａは人カバソファ１７０を介して各フリップ
フロップ１４１〜１４ｎのクロック入力端子ＣＫに接続
される。更に、入力端子Ｂは人力バッファ１７１を介し
て論理回路１１０の人力に、また、人力バッファ１７２
を介して最上位の選択器１３ｎに、それぞれ接続される
。なお、各選択器１３１〜１３（ｎ−１）には、上位の
フリップフロー）プ１４２〜１４ｎからの出力が与えら
れている。また、各選択器１３１〜１３ｎおよび各バッ
ファ１６１．１６２．１７１．１７２は論理和回路１５
０の出力Ｘによって制御される。
集積回路装置２００の出力２０１はバッファ１１を介し
て入力端子Ａに与えられ、出力２０２はバッファ２１を
介して入力端子已に与えられる。
て入力端子Ａに与えられ、出力２０２はバッファ２１を
介して入力端子已に与えられる。
また、集積回路装置３００の出力３０１はバッファ１２
を介して入力端子Ａに与えられ、出力３０２はバッファ
２２を介して入力端子已に与えられる。
を介して入力端子Ａに与えられ、出力３０２はバッファ
２２を介して入力端子已に与えられる。
一方、出力端子Ｃからの出力はバッファ３０を介して集
積回路装置３００へ人力３０３として与えられる。また
、出力端子りからの出力はバッファ４１を介して集積回
路装置２００へ人力２０３として与えられると共に、バ
ッファ４２を介して集積回路装置３００へ人力３０４と
して与えられる。なお、バッファ１１．１２．２１．２
２．４１．４２はバッファ３０を介して与えられる出力
端子Ｃからの出力によって制御される。
積回路装置３００へ人力３０３として与えられる。また
、出力端子りからの出力はバッファ４１を介して集積回
路装置２００へ人力２０３として与えられると共に、バ
ッファ４２を介して集積回路装置３００へ人力３０４と
して与えられる。なお、バッファ１１．１２．２１．２
２．４１．４２はバッファ３０を介して与えられる出力
端子Ｃからの出力によって制御される。
続いてこの回路の動作について説明する。まず、論理回
路１１０が障害なく動作している通常の場合を考える。
路１１０が障害なく動作している通常の場合を考える。
この場合、各障害検出回路１２１〜１２ｎは、いずれも
障害を検出していないから、各７リツプフロツプ１４１
〜１４ｎはセットされず、すべて論理“０“を出力して
いる。従って論理和回路１５０の出力Ｘは“０″である
。この出力Ｘによって、各選択器１３１〜１３ｎは障害
検出回路１２１〜１２ｎからの信号を選択してフリップ
フロップ１４１〜１４ｎへ与える。また、この出力Ｘに
よって、バッファ１６１．１７１のゲートが開き、バッ
ファ１６２．１７２のゲートは閉じられる。更にこの出
力Ｘはバッファ１６０、出力端子Ｃ、バッファ３０を介
して外部のバッファに制御信号として与えられ、バッフ
ァ１１．２１．４１を開き、バッファ１２．２２．４２
を閉じる。
障害を検出していないから、各７リツプフロツプ１４１
〜１４ｎはセットされず、すべて論理“０“を出力して
いる。従って論理和回路１５０の出力Ｘは“０″である
。この出力Ｘによって、各選択器１３１〜１３ｎは障害
検出回路１２１〜１２ｎからの信号を選択してフリップ
フロップ１４１〜１４ｎへ与える。また、この出力Ｘに
よって、バッファ１６１．１７１のゲートが開き、バッ
ファ１６２．１７２のゲートは閉じられる。更にこの出
力Ｘはバッファ１６０、出力端子Ｃ、バッファ３０を介
して外部のバッファに制御信号として与えられ、バッフ
ァ１１．２１．４１を開き、バッファ１２．２２．４２
を閉じる。
このようにして、通常の場合は集積回路装置２００と論
理回路１１０との間で、データの送受が可能となる。す
なわち、集積回路装置２００からの論理出力２０２はバ
ッファ２１、入力端子Ｂ１バッファ１７１を介して論理
回路１１０に与えられ、論理回路１１０の出力は、バッ
ファ１６１、出力端子Ｄ、バッファ４１を介して集積回
路装置２００に論理人力２０３として与えられる。また
、集積回路装置２００からのクロック出力２０１がバッ
ファ１１、入力端子Ａ１バッファ１７０を介して各フリ
ップフロップのクロック入力端子ＣＫに与えられる。
理回路１１０との間で、データの送受が可能となる。す
なわち、集積回路装置２００からの論理出力２０２はバ
ッファ２１、入力端子Ｂ１バッファ１７１を介して論理
回路１１０に与えられ、論理回路１１０の出力は、バッ
ファ１６１、出力端子Ｄ、バッファ４１を介して集積回
路装置２００に論理人力２０３として与えられる。また
、集積回路装置２００からのクロック出力２０１がバッ
ファ１１、入力端子Ａ１バッファ１７０を介して各フリ
ップフロップのクロック入力端子ＣＫに与えられる。
さて、ここで論理回路１１０内の論理ゲートに異常が生
じ、障害が起こった場合の動作を考える。
じ、障害が起こった場合の動作を考える。
この場合、発生した障害は、障害検出回路１２１〜１２
ｎのうちのいずれかく複数の場合もありうる）で検出さ
れ、これに対応したフリップフロップ１４１〜１４ｎが
セットされる。ｎ個のフリ１ブフロツプの１つでもセッ
トされると、論理和回路１５０の出力Ｘは“１”となる
。
ｎのうちのいずれかく複数の場合もありうる）で検出さ
れ、これに対応したフリップフロップ１４１〜１４ｎが
セットされる。ｎ個のフリ１ブフロツプの１つでもセッ
トされると、論理和回路１５０の出力Ｘは“１”となる
。
この出力Ｘによって各選択器１３１〜１３ｎは上位フリ
ップフロップからの出力を選択して各フリップフロップ
へ与えられる。また、この出力Ｘによってバッファ１６
１．１７１のゲートが閉じ、バッファ１６２．１７２の
ゲートが開く。更にこの出力Ｘはバッファ１６０、出力
端子Ｃ１バッファ３０を介して外部のバッファに制御信
号として与えられ、バッファ１１．２１．４１を閉じ、
バッファ１２．２２．４２ヲ開＜。またバッファ３０を
介して得られた出力Ｘは集積回路装置３００に障害入力
３０３として与えられる。
ップフロップからの出力を選択して各フリップフロップ
へ与えられる。また、この出力Ｘによってバッファ１６
１．１７１のゲートが閉じ、バッファ１６２．１７２の
ゲートが開く。更にこの出力Ｘはバッファ１６０、出力
端子Ｃ１バッファ３０を介して外部のバッファに制御信
号として与えられ、バッファ１１．２１．４１を閉じ、
バッファ１２．２２．４２ヲ開＜。またバッファ３０を
介して得られた出力Ｘは集積回路装置３００に障害入力
３０３として与えられる。
このようにして障害発生時には、装置１００は集積回路
装置３００による診断を受けることが可能となる。すな
わち、集積回路装置３００は、障害人力３０３として与
えられた論理和回路１５０の出力Ｘが“ｌ”であるとき
に障害発生と認識し、装置１００内のフリップフロップ
１４１〜１４ｎに保持されている障害状態を読み出すた
めに必要な所定のスキャンインデータ出力３０２を発生
させる。
装置３００による診断を受けることが可能となる。すな
わち、集積回路装置３００は、障害人力３０３として与
えられた論理和回路１５０の出力Ｘが“ｌ”であるとき
に障害発生と認識し、装置１００内のフリップフロップ
１４１〜１４ｎに保持されている障害状態を読み出すた
めに必要な所定のスキャンインデータ出力３０２を発生
させる。
このスキャンインデータは、バッファ２２、入力端子Ｂ
、バッファ１７２を経て最上位の選択器１３ｎに与えら
れる。選択器１３ｎはこのスキャンインデータをフリッ
プフロップ１４ｎに与える。
、バッファ１７２を経て最上位の選択器１３ｎに与えら
れる。選択器１３ｎはこのスキャンインデータをフリッ
プフロップ１４ｎに与える。
一方、集積回路装置３００は、スキャンインデータに同
期したスキャン用クロック出力３０１を発生させる。こ
のスキャン用クロックは、バッファ１２、入力端子Ａを
経て各フリップフロップ１４１〜１４ｎのクロック入力
端子ＣＫに与えられる。従ってこのスキャン用クロック
に同期して、フリップフロップ１４ｎは人力したスキャ
ンインデータに応じた出力をし、この出力は下位のフリ
ップフロップ１４（ｎ−１）へ人力として与えられる。
期したスキャン用クロック出力３０１を発生させる。こ
のスキャン用クロックは、バッファ１２、入力端子Ａを
経て各フリップフロップ１４１〜１４ｎのクロック入力
端子ＣＫに与えられる。従ってこのスキャン用クロック
に同期して、フリップフロップ１４ｎは人力したスキャ
ンインデータに応じた出力をし、この出力は下位のフリ
ップフロップ１４（ｎ−１）へ人力として与えられる。
このようにしてスキャンインデータによって最上位のフ
リップ７０ツブ１４ｎから最下位のフリップフロップ１
４１へ向かってスキャンが行われ、最下位のフリップフ
ロップ１４１の出力はバッファ１６２、出力端子Ｄ１バ
ッファ４２を介して集積回路装置３００にスキャンアウ
トデータ人力３０４として与えられる。集積回路装置３
００は、スキャンインデータとスキャンアウトデータと
の論理的な相関関係から、各フリップフロップ１４１〜
１４ｎの状態を認識することができ、障害状態の読み出
しが行われたことになる。
リップ７０ツブ１４ｎから最下位のフリップフロップ１
４１へ向かってスキャンが行われ、最下位のフリップフ
ロップ１４１の出力はバッファ１６２、出力端子Ｄ１バ
ッファ４２を介して集積回路装置３００にスキャンアウ
トデータ人力３０４として与えられる。集積回路装置３
００は、スキャンインデータとスキャンアウトデータと
の論理的な相関関係から、各フリップフロップ１４１〜
１４ｎの状態を認識することができ、障害状態の読み出
しが行われたことになる。
このように入力端子Ｂおよび出力端子りは、通常は論理
回路１１０に接続されているが、障害発生時には障害状
態を保持するフリップフロップに接続されるような切り
換えが行われる。従ってスキャンインデータの人力およ
びスキャンアウトデータの出力のための専用の入出力端
子を設ける必要はない。
回路１１０に接続されているが、障害発生時には障害状
態を保持するフリップフロップに接続されるような切り
換えが行われる。従ってスキャンインデータの人力およ
びスキャンアウトデータの出力のための専用の入出力端
子を設ける必要はない。
なお、上述の実施例では、このような共用の入力端子お
よび出力端子を１つずつ設けた例について説明したが、
このような共用の入出力端子をいくつ設けてもかまわな
い。また、障害状態を保持する手段としては、フリップ
フロップに限らずどのような保持手段を用いてもかまわ
ない。
よび出力端子を１つずつ設けた例について説明したが、
このような共用の入出力端子をいくつ設けてもかまわな
い。また、障害状態を保持する手段としては、フリップ
フロップに限らずどのような保持手段を用いてもかまわ
ない。
Ｃ発明の効果〕
以上のとおり本発明によれば、障害の検出保持機能を有
する集積回路装置において、通常の入出力端子と障害状
態続出用の入出力端子とを共用するようにしたため、入
出力端子数の低減を図ることができる。
する集積回路装置において、通常の入出力端子と障害状
態続出用の入出力端子とを共用するようにしたため、入
出力端子数の低減を図ることができる。
第１図は本発明の一実施例に係わる集積回路装置を外部
回路に接続して用いた一例を示す回路図である。 １１．１２．２１．２２． ３０．４１．４２・・・・・・外部のバッファ、１００
・・・・・・集積回路装置、 １１０・・・・・・論理回路、 １２１〜１２ｎ・・・・・・障害検出回路、１３１〜１
３ｎ・・・・・・選択器、 １４１〜１４ｎ・・・・・・フリップフロップ、１５０
・・・・・・論理和回路、 １６０．１６１．１６２・・・・・・出力バッファ、１
７０．１７１．１７２・・・・・・人力バッファ、２０
０・・・・・・集積回路装置、 ２０１・・・・・・クロック出力、 ２０２・・・・・・論理出力、 ２０３・・・・・・論理人力、 ３００・・・・・・集積回路装置、 ３０１・・・・・・クロック出力、 ３０２・・・・・・スキャンインデータ、３０３・・・
・・・障害人力、 ３０４・・・・・・スキャンアウトデータ人力、Ａ、Ｂ
・・・・・・入力端子、 Ｃ，Ｄ・・・・・・出力端子。 出 願 人 日本電気株式会社 代 理 人
回路に接続して用いた一例を示す回路図である。 １１．１２．２１．２２． ３０．４１．４２・・・・・・外部のバッファ、１００
・・・・・・集積回路装置、 １１０・・・・・・論理回路、 １２１〜１２ｎ・・・・・・障害検出回路、１３１〜１
３ｎ・・・・・・選択器、 １４１〜１４ｎ・・・・・・フリップフロップ、１５０
・・・・・・論理和回路、 １６０．１６１．１６２・・・・・・出力バッファ、１
７０．１７１．１７２・・・・・・人力バッファ、２０
０・・・・・・集積回路装置、 ２０１・・・・・・クロック出力、 ２０２・・・・・・論理出力、 ２０３・・・・・・論理人力、 ３００・・・・・・集積回路装置、 ３０１・・・・・・クロック出力、 ３０２・・・・・・スキャンインデータ、３０３・・・
・・・障害人力、 ３０４・・・・・・スキャンアウトデータ人力、Ａ、Ｂ
・・・・・・入力端子、 Ｃ，Ｄ・・・・・・出力端子。 出 願 人 日本電気株式会社 代 理 人
Claims (1)
- 所定の論理演算を行う論理回路と、前記論理回路に障害
が発生した場合にこれを検出し、検出した障害状態を保
持する障害検出保持回路と、外部装置との間でデータの
入出力を行うための入出力端子と、通常は前記入出力端
子を前記論理回路に接続し、前記障害検出保持回路が障
害を検出したときには前記入出力端子を前記障害検出保
持回路に接続する接続切換手段とを備えることを特徴と
する集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61123559A JPS62280663A (ja) | 1986-05-30 | 1986-05-30 | 集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61123559A JPS62280663A (ja) | 1986-05-30 | 1986-05-30 | 集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62280663A true JPS62280663A (ja) | 1987-12-05 |
Family
ID=14863585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61123559A Pending JPS62280663A (ja) | 1986-05-30 | 1986-05-30 | 集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62280663A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6898544B2 (en) | 1988-09-07 | 2005-05-24 | Texas Instruments Incorporated | Instruction register and access port gated clock for scan cells |
| US6959408B2 (en) | 1989-06-30 | 2005-10-25 | Texas Instruments Incorporated | IC with serial scan path, protocol memory, and event circuit |
| US6975980B2 (en) | 1998-02-18 | 2005-12-13 | Texas Instruments Incorporated | Hierarchical linking module connection to access ports of embedded cores |
| US7058862B2 (en) | 2000-05-26 | 2006-06-06 | Texas Instruments Incorporated | Selecting different 1149.1 TAP domains from update-IR state |
| JP2007212327A (ja) * | 2006-02-10 | 2007-08-23 | Nec Computertechno Ltd | デバッグ回路 |
-
1986
- 1986-05-30 JP JP61123559A patent/JPS62280663A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6898544B2 (en) | 1988-09-07 | 2005-05-24 | Texas Instruments Incorporated | Instruction register and access port gated clock for scan cells |
| US6959408B2 (en) | 1989-06-30 | 2005-10-25 | Texas Instruments Incorporated | IC with serial scan path, protocol memory, and event circuit |
| US6990620B2 (en) | 1989-06-30 | 2006-01-24 | Texas Instruments Incorporated | Scanning a protocol signal into an IC for performing a circuit operation |
| US6996761B2 (en) | 1989-06-30 | 2006-02-07 | Texas Instruments Incorporated | IC with protocol selection memory coupled to serial scan path |
| US7058871B2 (en) | 1989-06-30 | 2006-06-06 | Texas Instruments Incorporated | Circuit with expected data memory coupled to serial input lead |
| US6975980B2 (en) | 1998-02-18 | 2005-12-13 | Texas Instruments Incorporated | Hierarchical linking module connection to access ports of embedded cores |
| US7058862B2 (en) | 2000-05-26 | 2006-06-06 | Texas Instruments Incorporated | Selecting different 1149.1 TAP domains from update-IR state |
| JP2007212327A (ja) * | 2006-02-10 | 2007-08-23 | Nec Computertechno Ltd | デバッグ回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6861866B2 (en) | System on chip (SOC) and method of testing and/or debugging the system on chip | |
| US5509019A (en) | Semiconductor integrated circuit device having test control circuit in input/output area | |
| JP3565863B2 (ja) | Ｊｔａｇの高インピーダンス試験モード | |
| EP1296154A2 (en) | Semiconductor integrated circuit | |
| KR20000020103A (ko) | 코어 셀 기반의 집적 회로의 테스트 용이도를 증가시키기 위한바운더리 스캔회로 | |
| JPH02201276A (ja) | 複数モードのテスト装置 | |
| JPH0394183A (ja) | 半導体集積回路の試験方法及び回路 | |
| JPH0273173A (ja) | スキャンパス回路 | |
| JPS62280663A (ja) | 集積回路装置 | |
| US6094736A (en) | Semiconductor integrated circuit device | |
| US6628141B1 (en) | Integrated circuit having a scan register chain | |
| JP4111801B2 (ja) | 半導体装置の故障位置特定方法 | |
| EP1536244B1 (en) | Dynamically configurable scan chain testing | |
| EP0502210B1 (en) | Semiconductor integrated circuit device with testing-controlling circuit provided in input/output region | |
| JPH0535892B2 (ja) | ||
| JP2944325B2 (ja) | スキャンパス診断回路 | |
| JP4275094B2 (ja) | 半導体装置 | |
| JP4417092B2 (ja) | 半導体集積回路 | |
| JPH0389178A (ja) | 半導体集積回路 | |
| JPH01286462A (ja) | 半導体集積回路 | |
| JP2011090762A (ja) | データ転送回路 | |
| JPH0348944A (ja) | エラー情報記憶方式 | |
| JP2004199216A (ja) | 入力データホールド装置 | |
| JPS62129A (ja) | 集積回路 | |
| JPH043642A (ja) | ボタン電話装置 |