JPS622818Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は低周波増幅回路に関し、特に高忠実度
を要求されるステレオ装置等に好適なSEPP（シ
ングルエンデツドプツシユプル）回路に関する。
以下、図面に基づき本考案の実施例を説明する。

従来のSEPP回路にあつては単にＢ級で動作さ
せていた為に出力段を構成するトランジスタがタ
ーン・オフする際にキヤリア蓄積効果によるスイ
ツチング歪が生じ、このスイツチング歪が前記
SEPP回路の歪特性を悪化させ、特に高域の周波
数で問題になつていた。

従来は上記スイツチング歪を低減させる為に出
力段を構成するトランジスタをＡ級で動作させる
か又はカツトオフ状態にすべきトランジスタに強
制的にバイアス電流を流す等の手段を講じてい
た。

しかしながら出力段のトランジスタをＡ級で動
作させる場合には大容量の電源及び放熱器が必要
であるばかりでなく、電力効率が極端に悪かつ
た。他方、強制的にバイアス電流を流す方式では
クロスオーバー歪は改善されるものの、第１図ａ
に示す如く出力段トランジスタ（正電源側のトラ
ンジスタ）のコレクタ電流は急激に変化する為に
多くの高調波成分を含み、これが他の回路へ悪影
響を及ぼすと共に、前記スイツチング歪も極端に
少くならない。

本考案は上記従来技術の欠点に鑑み、第１図ｂ
に示す如く、出力段トランジスタにカツトオフす
べき期間に出力信号のレベルに応じて変化するコ
レクタ電流を流すことにより高調波成分を減少並
びにスイツチング歪の低減を図つた低周波増幅回
路を提供することを目的とする。

第２図は本考案の一実施例であり、同図におい
て１はSEPP回路の初段を構成する差動増幅回路
であり、該差動増幅回路１において２，３は入力
端、４，５は電源端子、６は出力端子である。そ
して前記入力端３は抵抗R₁を介して接地される
一方、帰還抵抗Rfを介してSEPP回路の出力端７
に接続され、更に電源端子４，５は夫々、正電源
＋Ｂ、負電源−Ｂに接続されている。またトラン
ジスタQ₁，Q₂のエミツタは抵抗R₂，R₃の直列回
路を介して接続され、コレクタは夫々、正電源＋
Ｂ、負電源−Ｂに接続され、更にベースは温度補
償兼用のバイアス用ダイオードDnとアイドリン
グ電流調節用の半固定抵抗器VR₁との直列回路を
介して接続されている。ここで前記抵抗R₂，R₃
の接続点は出力端７に接続されている。前記差動
増幅回路１の出力端６は前記トランジスタQ₁の
ベースに、また結合コンデンサC₁を介して前記
トランジスタQ₂のベースに夫々、接続されてい
る。

一方、トランジスタQ₃，Q₄は出力段を構成
し、これらのエミツタは抵抗R₄，R₅の直列回路
を介して接続され、コレクタは夫々、正電源＋
Ｂ、負電源−Ｂに接続されている。そして該トラ
ンジスタQ₃のベースはスイツチングトランジス
タQ₅のコレクタに接続され、更に該トランジス
タQ₅のベースは抵抗R₆を介して出力端７に、エ
ミツタは前記トランジスタQ₁のエミツタに
夫々、接続されている。

また前記トランジスタQ₄のベースはスイツチ
ングトランジスタQ₆のコレクタに接続され、更
に該トランジスタQ₆のベースは抵抗R₇を介して
出力端７に、エミツタは前記トランジスタQ₂の
エミツタに夫々、接続されている。尚、前記スイ
ツチングトランジスタQ₅，Q₆は入力信号の極性
に応じて該入力信号を遮断するためのものであ
り、ダイオード等の整流素子で置換できることは
言うまでもない。前記トランジスタQ₃にバイア
ス電流を供給するトランジスタQ₇のコレクタは
トランジスタQ₃のベースに、エミツタは抵抗R₈
を介して正電源＋Ｂに、ベースは抵抗R₉を介し
て負電源−Ｂに夫々、接続されている。正電源＋
Ｂと前記トランジスタQ₇のベースとの間にはバ
イアス用ダイオードD₁が接続されており、その
アノードは正電源＋Ｂに、カソードは前記トラン
ジスタQ₇のベースに夫々、接続されている。

同様に前記トランジスタQ₄にバイアス電流を
供給するトランジスタQ₈のコレクタはトランジ
スタQ₄のベースに、エミツタは抵抗R₁₀を介して
負電源−Ｂに、ベースは抵抗R₁₁を介して正電源
＋Ｂに夫々、接続されている。負電源−Ｂと前記
トランジスタQ₈のベースとの間にはバイアス用
ダイオードD₂が接続されており、そのアノード
はトランジスタQ₈のベースにカソードは負電源
−Ｂに夫夫、接続されている。更に前記トランジ
スタQ₇，Q₈のエミツタは夫々、抵抗R₁₂，R₁₃を
介して出力端７に接続されている。

そして、前記トランジスタQ₇，抵抗R₈，R₉，
ダイオードD₁及びトランジスタQ₈，抵抗R₁₀，
R₁₁，ダイオードD₂は夫々、定電流回路を構成し
ている。

以上の如き構成からなる本考案に係るSEPP回
路の動作について説明する。

無信号時においてはトランジスタQ₁，Q₂，
Q₃，Q₄に適当なアイドリング電流が流れるよう
に前記半固定低抗VR₁により調整されている。

ところで前記トランジスタQ₇のエミツタと出
力端７との間に接続されている抵抗R₁₂がない場
合について考えると、トランジスタQ₇のベース
はダイオードD₁，抵抗R₉の直列回路により一定
電圧でバイアスが掛けられるからダイオードD₁
の両端電圧をＶ_D1，該トランジスタQ₇のベー
ス・エミツタ間電圧をＶ_BE7，同じくエミツタ電
流をＩ_Eとすれば Ｉ_E＝Ｖ_Ｄ１−Ｖ_ＢＥ／Ｒ_８ となる。また、トランジスタQ₇のエミツタ電流
Ｉ_Eは抵抗R₈を流れる電流に等しく、しかも前記
電圧Ｖ_D1，Ｖ_BEは一定であるから一定になる。更
に出力段のトランジスタQ₃のエミツタ接地電流
増幅率をｈ_FE3、該トランジスタQ₃のコレクタ電
流をＩ_C3とすれば Ｉ_C3＝Ｉ_E・ｈ_FE3 ＝Ｖ_Ｄ１−Ｖ_ＢＥ／Ｒ_８・ｈ_FE3 低周波領域においてはｈ_FE3は一定と看故せるか
ら、トランジスタQ₃のコレクタ電流Ｉ_Cも一定に
なる。

次に前記トランジスタQ₇のエミツタと出力端
７との間に抵抗R₁₂が接続された場合について考
えてみる。低周波信号（第３図ａが入力端２より
入力されると、入力信号の正の半周期ではトラン
ジスタQ₁，Q₅，Q₃はベース・エミツタ間が順方
向にバイアスされるために導通状態になり、負荷
Ｒ_Lには入力信号のレベルの変化に応じて出力段
トランジスタQ₃のみにより第３図ｂの１の如き
波形の出力電流が流れる。この時、前記トランジ
スタQ₇のエミツタと出力端７との間の電位差は
出力信号のレベルの変化に応じて徐々に減少し頂
点に達した後、徐々に増加する。

従つて、これに対応して正電源＋Ｂから抵抗
R₈，R₁₂を介して出力端７に接続される負荷Ｒ_L
に流れる電流は同様に出力信号のレベルに応じて
増減する。

一方、前記抵抗R₈に流れる電流は一定である
からトランジスタQ₇のコレクタからトランジス
タQ₃のベースに流れ込むバイアス電流は前述の
抵抗R₁₂を介して流れる電流とは逆に徐徐に増加
し頂点に達した後、徐々に減少する。そしてこの
バイアス電流の増減の程度は出力信号のレベルに
応じて変化する。

次に入力信号の負の半サイクルではトランジス
タQ₁，Q₅はベース・エミツタ間が逆バイアスさ
れるためにカツトオフ状態となり、一方トランジ
スタQ₂，Q₆，Q₄は順方向にバイアスされる為に
導通状態となり出力段のトランジスタQ₄のみに
より負荷Ｒ_Lに流れる出力電流波形は入力信号の
レベルの変化に応じて第３図ｃの２′の如くな
る。

この時、抵抗R₁₂の両端間の電位差は出力信号
（負）のレベルに応じて徐々に増加し、頂点に達
した後、徐々に減少する。従つてこれに対応して
正電源＋Ｂから抵抗R₈，R₁₂を介して出力端７か
ら負荷Ｒ_Lに流れる電流は同様に出力信号のレベ
ルに応じて増減する。こゝで前記抵抗R₈に流れ
る電流は常に一定であるから、トランジスタQ₃
のベースへのバイアス電流は、逆に徐々に減少
し、頂点に達した後、徐々に増加する。そしてこ
のバイアス電流の増減の程度は出力信号のレベル
に応じて変化する。

また既述のトランジスタQ₈，抵抗R₁₀，R₁₁及
びダイオードD₂よりなる定電流回路とバイパス
用抵抗R₁₃とによりバイアス電流を供給される出
力段のトランジスタQ₄の場合も同様に動作し、
該トランジスタQ₄のベースへのバイアス電流は
出力信号のレベルの変化に応じてその正の半周期
では徐々に減少し、頂点に達した後、徐々に増加
し、他方負の半周期では徐々に増大し頂点に達し
た後、徐々に増加する。そしてこのトランジスタ
Q₄のバイアス電流の増減の程度もまた出力信号
のレベルに応じて変化する。

そこで分流用抵抗R₁₂，R₁₃の抵抗値を適当に選
択すれば、出力段を構成する一対のトランジスタ
Q₃，Q₄に従来のSEPP回路ではカツトオフ状態に
していた期間に第３図ｂにおける２または同図ｃ
の１′の如き緩やかな傾斜のコレクタ電流波形が
得られる。結局、出力端７ではトランジスタ
Q₃，Q₄による出力電流（第３図ｂ，ｃ）が合成
され、第３図ｄの如き出力電流が負荷Ｒ_Lに供給
される。

次に第４図は本考案の他の実施例を示す回路図
であり、第２図の実施例と異なる点は出力段を構
成するトランジスタQ₃，Q₄へバイアス電流を供
給するバイアス回路の構成を変更したことであ
る。即ち、第２図の実施例ではバイアス回路とし
て定電流回路を用い、更に分流用抵抗を設けるこ
とにより、出力信号のレベルに応じて分流する電
流量を増減し、結果として前記出力段トランジス
タのベースへのバイアス電流を制御していた。本
実施例ではバイアス回路を構成するトランジスタ
のバイアス電圧を出力信号のレベルに応じて変化
させることにより直接的に前記出力段トランジス
タに供給するバイアス電流を制御するものであ
る。

第４図において正電源側の出力段トランジスタ
Q₃にバイアス電流を供給するためのバイアス回
路を構成するトランジスタQ₉のコレクタは正電
源＋Ｂに、エミツタは抵抗R₂₀を介して出力段ト
ランジスタQ₃のベース及びトランジスタQ₅のコ
レクタに、そしてベースは抵抗R₂₁を介して正電
源＋Ｂに接続されている。

更に該トランジスタQ₉のベースはバイアス用
ダイオードD₁のアノードに接続され、該ダイオ
ードのカソードは抵抗R₂₂を介して出力端７に接
続されると共に抵抗R₂₃を介して出力段トランジ
スタQ₄のエミツタに接続されている。また負電
源側の出力段トランジスタQ₄にバイアス電流を
供給するためのバイアス回路を構成するトランジ
スタQ₁₀のコレクタは負電源−Ｂに、エミツタは
抵抗R₂₄を介してトランジスタQ₆のコレクタ及び
出力段トランジスタQ₄のベースに、そしてベー
スは抵抗R₂₅を介して負電源−Ｂに接続されてい
る。更にトランジスタQ₁₀のベースはバイアス用
ダイオードD₂のカソードに接続され、該ダイオ
ードのアノードは抵抗R₂₆を介して出力端７に接
続されると共に抵抗R₂₇を介して前記トランジス
タQ₃のエミツタに接続されている。そして前記
トランジスタQ₃，Q₄のエミツタは夫々、抵抗
R₂₈，R₂₉を介して出力端７に接続され、該出力端
７とアースとの間には負荷Ｒ_Lが接続されてい
る。

以上の構成以外は、第２図の実施例と全く同一
の回路であり、同一参照符号は同一部材を示すも
のとする。

さて第４図において無信号時には第２図の実施
例と同様にトランジスタQ₁，Q₂，Q₃，Q₄には適
当なアイドリング電流が流れるように半固定抵抗
VR₁により調整されている。この時、トランジス
タQ₉，Q₁₀には所定のエミツタ電流が流れるため
に前記出力段トランジスタQ₃，Q₄には所定のバ
イアス電流が流れている。

次に正電源側のバイアス回路について入力信号
の正の半周期の動作を考えてみると、トランジス
タQ₁，Q₅，Q₃は徐々に導通状態に移行し、トラ
ンジスタQ₃のみの出力により負荷Ｒ_Lに流れる電
流（出力信号電流）Ｉ_RLは入力信号のレベルに応
じて変化する。この時トランジスタQ₉のベース
電位は出力信号電流のレベルに応じて変化する。
それ故、該トランジスタQ₉のエミツタ電流、延
いてはトランジスタQ₃へのバイアス電流も出力
信号のレベルに応じて変化する。

他方、入力信号の負の半周期ではトランジスタ
Q₅のコレクタ・エミツタ間（AB間）はカツトオ
フ状態となり、他方トランジスタQ₂，Q₆，Q₄は
入力信号のレベルの変化に応じて導通状態に移行
し、出力信号電流がＩ_RLが負荷から抵抗R₂₉，ト
ランジスタQ₄を介して負電源−Ｂに入力信号の
レベルに応じて流れ込むので該トランジスタQ₄
のエミツタ電位も前記信号電流Ｉ_RLのレベルに応
じて変化して最初徐徐に負方向に移動し頂点に達
した後、徐々に正方向に向う。従つてトランジス
タQ₉のベース電位もエミツタ電位に応じて変化
する為に、該トランジスタQ₉のエミツタ電流延
いては出力段トランジスタQ₃のベースに供給す
るバイアス電流も前記信号電流Ｉ_RLのレベルに応
じて変化する。その結果、前記トランジスタQ₃
のエミツタ電流（出力電流）も信号電流Ｉ_RLのレ
ベルに応じて変化する。

同様に負電源側のバイアス回路についても同様
に動作し、結局抵抗R₂₂，R₂₃，R₂₆，R₂₇，R₂₈，
R₂₉の抵抗値を適当に選択すれば第２図の実施例
と同様にトランジスタQ₃の出力電流波形は第３
図ｂの如く、そしてトランジスタQ₄の出力電流
波形は第３図ｃの如くすることができ、負荷Ｒ_L
に流れる合成電流の波形は第３図ｄの如くなる。

尚、第２図，第４図の実施例において設けられ
ているバイアス回路はトランジスタQ₁，Q₂の前
に設けても構わず、またダイオードD₁，D₂は抵
抗に置換できることは言うまでもない。

以上、本考案は、SEPP回路の出力段トランジ
スタに従来、カツトオフ状態にすべき期間に出力
信号のレベルに応じて変化するバイアス電流を流
す如く構成したので、本考案によればスイツチン
グ歪及び出力段トランジスタに流れる電流に含ま
れる高調波成分の低減を可能とした低周波増幅回
路が得られる。

【図面の簡単な説明】

第１図はSEPP回路における正電源側の出力段
トランジスタの出力電流波形図、第２図は本考案
に係る低周波増幅回路の一実施例を示す回路図、
第３図は第２図の回路の動作を説明するための波
形図、第４図は本考案の他の実施例を示す回路図
である。 １……差動増幅器、２……入力端、７……出力
端、D₁，D₂，Dn……ダイオード、Q₁〜Q₁₀……
トランジスタ、R₁〜R₂₉……抵抗、VR₁……可変
抵抗器、＋Ｂ……正電源、−Ｂ……負電源。

Claims (1)

【実用新案登録請求の範囲】
1. Ｂ級プツシユプル動作をする少くとも２以上の
   トランジスタの組合せからなる低周波増幅回路で
   あつて、入力側と出力段を構成する一対のトラン
   ジスタとの間に夫々、低周波入力信号の極性に応
   じて交互に該信号の通過を阻止するスイツチング
   手段と、前記スイツチング手段の後段に設けら
   れ、出力信号を検出して該出力信号のレベルに応
   じて変化する該出力信号と同相のバイアス電流を
   全周期にわたり前記一対のトランジスタのベース
   に供給するバイアス手段とを具備することを特徴
   とする低周波増幅回路。