JPH07209346A - ヒステリシスを持つコンパレータ - Google Patents
ヒステリシスを持つコンパレータInfo
- Publication number
- JPH07209346A JPH07209346A JP4287831A JP28783192A JPH07209346A JP H07209346 A JPH07209346 A JP H07209346A JP 4287831 A JP4287831 A JP 4287831A JP 28783192 A JP28783192 A JP 28783192A JP H07209346 A JPH07209346 A JP H07209346A
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- terminal
- input terminal
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0233—Bistable circuits
- H03K3/02337—Bistables with hysteresis, e.g. Schmitt trigger
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B11/00—Automatic controllers
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Manipulation Of Pulses (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】
【目的】 ヒステリシス電圧値の調整が容易であり、広
いヒステリシス電圧の調整範囲を持つことができ、また
安定なコンパレータを提供すること。 【構成】 エミッタが互いに接続され入力端子ＶIN及び
基準電圧端子ＶREF がそれぞれのベースに連結されて差
動対を構成するトランジスタＱ１，Ｑ２と、前記基準電
圧端子ＶREF とトランジスタＱ２のベースの間に挿入さ
れて基準電圧Ｖre f を電圧降下させる抵抗ＲＢと、一定
の電流源ＩＢと、前記差動対の出力レベルにより前記抵
抗ＲＢと電流源ＩＢの連結を断続して前記抵抗ＲＢを通
って流れる電流を制御するスイッチング手段ＳＷとから
構成される。
いヒステリシス電圧の調整範囲を持つことができ、また
安定なコンパレータを提供すること。 【構成】 エミッタが互いに接続され入力端子ＶIN及び
基準電圧端子ＶREF がそれぞれのベースに連結されて差
動対を構成するトランジスタＱ１，Ｑ２と、前記基準電
圧端子ＶREF とトランジスタＱ２のベースの間に挿入さ
れて基準電圧Ｖre f を電圧降下させる抵抗ＲＢと、一定
の電流源ＩＢと、前記差動対の出力レベルにより前記抵
抗ＲＢと電流源ＩＢの連結を断続して前記抵抗ＲＢを通
って流れる電流を制御するスイッチング手段ＳＷとから
構成される。
Description
【０００１】
【産業上の利用分野】本発明はヒステリシスを持つコン
パレータに関し、さらに詳しくは電流ミラー回路を利用
して調整可能なヒステリシスを持つコンパレータに関す
る。
パレータに関し、さらに詳しくは電流ミラー回路を利用
して調整可能なヒステリシスを持つコンパレータに関す
る。
【０００２】
【従来の技術】従来、ヒステリシスを有するコンパレー
タはいろいろの形式が知られている。それに関する回路
形式の一例が図４に示されている。図４は抵抗比を利用
するタイプのヒステリシスを持つコンパレータであっ
て、線形正帰還を利用している。このコンパレータは、
エミッタが互いに接続されると共に抵抗Ｒ２と連結され
て差動対を成すトランジスタＱ１，Ｑ２を備え、該トラ
ンジスタＱ１，Ｑ２のベース夫々には、入力端子ＶIN、
及び抵抗Ｒ３〜Ｒ５により基準電圧が設定される基準電
圧端子（ノードＡ）が、それぞれ連結されている。前記
抵抗Ｒ４，Ｒ５の接続点には抵抗Ｒ６を通ってトランジ
スタＱ３のコレクタが連結されている。またトランジス
タＱ１のコレクタにベースが連結された逆極性トランジ
スタＱ５のコレクタ・エミッタが、前記トランジスタＱ
３のベースと電源電圧ＶCCとの間に連結されている。そ
してこのトランジスタＱ３と互いにベースが連結された
出力トランジスタＱ４のコレクタ・エミッタが、負荷抵
抗Ｒ１１の一端と接地ＧＮＤとの間に連結されている。
タはいろいろの形式が知られている。それに関する回路
形式の一例が図４に示されている。図４は抵抗比を利用
するタイプのヒステリシスを持つコンパレータであっ
て、線形正帰還を利用している。このコンパレータは、
エミッタが互いに接続されると共に抵抗Ｒ２と連結され
て差動対を成すトランジスタＱ１，Ｑ２を備え、該トラ
ンジスタＱ１，Ｑ２のベース夫々には、入力端子ＶIN、
及び抵抗Ｒ３〜Ｒ５により基準電圧が設定される基準電
圧端子（ノードＡ）が、それぞれ連結されている。前記
抵抗Ｒ４，Ｒ５の接続点には抵抗Ｒ６を通ってトランジ
スタＱ３のコレクタが連結されている。またトランジス
タＱ１のコレクタにベースが連結された逆極性トランジ
スタＱ５のコレクタ・エミッタが、前記トランジスタＱ
３のベースと電源電圧ＶCCとの間に連結されている。そ
してこのトランジスタＱ３と互いにベースが連結された
出力トランジスタＱ４のコレクタ・エミッタが、負荷抵
抗Ｒ１１の一端と接地ＧＮＤとの間に連結されている。
【０００３】図４に示したコンパレータの出力端子Ｖ
OUT の電圧状態が低電位に遷移するとき、すなわち入力
端子ＶIN電圧がコンパレータの基準電圧端子Ａの電圧
（ノードＡに印加される電圧）より高電位になるとき、
端子Ａの電圧をＶthL と定義する。そして、コンパレー
タの出力端子ＶOUT の電圧状態が高電位に遷移すると
き、すなわち入力端子ＶINの電圧が基準電圧端子Ａの電
圧より低電位になるとき、端子Ａの電圧をＶthH と定義
すると、ヒステリシスの電圧値ＶHYS はＶthH −Ｖth L
になる。従って図４でＶHYS を求めると、次の類似式が
成立する。
OUT の電圧状態が低電位に遷移するとき、すなわち入力
端子ＶIN電圧がコンパレータの基準電圧端子Ａの電圧
（ノードＡに印加される電圧）より高電位になるとき、
端子Ａの電圧をＶthL と定義する。そして、コンパレー
タの出力端子ＶOUT の電圧状態が高電位に遷移すると
き、すなわち入力端子ＶINの電圧が基準電圧端子Ａの電
圧より低電位になるとき、端子Ａの電圧をＶthH と定義
すると、ヒステリシスの電圧値ＶHYS はＶthH −Ｖth L
になる。従って図４でＶHYS を求めると、次の類似式が
成立する。
【０００４】
【数１】 以上のように図４に示した従来のヒステリシスを持つコ
ンパレータでは、抵抗比を利用してヒステリシスを実現
しているため、ヒステリシスの電圧値の計算が複雑であ
る。すなわち、式（１）が成立するためにはトランジス
タＱ３が導通状態のとき、このトランジスタＱ３のコレ
クタ・エミッタ間電圧がゼロＶという仮定が成立しなけ
ればならない。結局、前記トランジスタＱ３の飽和電圧
Ｖsat 値によりヒステリシスの電圧値に予想値と実測値
の差を生ずることになる。また、図４でヒステリシスを
増加させる方法は、抵抗Ｒ６の抵抗値を小さくすること
である。ところが、抵抗Ｒ６の抵抗値の減少は、トラン
ジスタＱ３のコレクタ電流を増加させることになってト
ランジスタＱ３の飽和電圧Ｖsat 値の増加をもたらし、
結局、ヒステリシス値の予想・実測差を増加させて正確
なヒステリシスを設計することができない。このように
従来のヒステリシスを持つコンパレータは、ヒステリシ
ス電圧値の設定において制限があり、ヒステリシス電圧
の調整に困るという問題があった。また、ヒステリシス
電圧が電源電圧と４個の抵抗値によって決定されるた
め、製造条件，使用条件に依存する不安定性も問題であ
った。
ンパレータでは、抵抗比を利用してヒステリシスを実現
しているため、ヒステリシスの電圧値の計算が複雑であ
る。すなわち、式（１）が成立するためにはトランジス
タＱ３が導通状態のとき、このトランジスタＱ３のコレ
クタ・エミッタ間電圧がゼロＶという仮定が成立しなけ
ればならない。結局、前記トランジスタＱ３の飽和電圧
Ｖsat 値によりヒステリシスの電圧値に予想値と実測値
の差を生ずることになる。また、図４でヒステリシスを
増加させる方法は、抵抗Ｒ６の抵抗値を小さくすること
である。ところが、抵抗Ｒ６の抵抗値の減少は、トラン
ジスタＱ３のコレクタ電流を増加させることになってト
ランジスタＱ３の飽和電圧Ｖsat 値の増加をもたらし、
結局、ヒステリシス値の予想・実測差を増加させて正確
なヒステリシスを設計することができない。このように
従来のヒステリシスを持つコンパレータは、ヒステリシ
ス電圧値の設定において制限があり、ヒステリシス電圧
の調整に困るという問題があった。また、ヒステリシス
電圧が電源電圧と４個の抵抗値によって決定されるた
め、製造条件，使用条件に依存する不安定性も問題であ
った。
【０００５】
【発明が解決しようとする課題】本発明の目的は、ヒス
テリシス電圧値の調整が容易であり、広いヒステリシス
電圧の調整範囲を持つことができ、また安定なコンパレ
ータを提供することにある。
テリシス電圧値の調整が容易であり、広いヒステリシス
電圧の調整範囲を持つことができ、また安定なコンパレ
ータを提供することにある。
【０００６】
【課題を解決するための手段】このような目的を達成す
るための本発明は、ヒステリシスを持つコンパレータに
おいて、エミッタが互いに接続され入力端子ＶIN及び基
準電圧端子ＶREF がそれぞれのベースに連結されて差動
対を構成するトランジスタＱ１，Ｑ２と、前記基準電圧
端子ＶREF とトランジスタＱ２のベースの間に挿入され
て基準電圧Ｖre f を電圧降下させる抵抗ＲＢと、一定の
電流源ＩＢと、前記差動対の出力レベルにより前記抵抗
ＲＢと電流源ＩＢの連結を断続して前記抵抗ＲＢを通っ
て流れる電流を制御するスイッチング手段ＳＷとから構
成されることを特徴とする。
るための本発明は、ヒステリシスを持つコンパレータに
おいて、エミッタが互いに接続され入力端子ＶIN及び基
準電圧端子ＶREF がそれぞれのベースに連結されて差動
対を構成するトランジスタＱ１，Ｑ２と、前記基準電圧
端子ＶREF とトランジスタＱ２のベースの間に挿入され
て基準電圧Ｖre f を電圧降下させる抵抗ＲＢと、一定の
電流源ＩＢと、前記差動対の出力レベルにより前記抵抗
ＲＢと電流源ＩＢの連結を断続して前記抵抗ＲＢを通っ
て流れる電流を制御するスイッチング手段ＳＷとから構
成されることを特徴とする。
【０００７】またこのような構成において、前記スイッ
チング手段ＳＷは、基準電圧端子ＶREF とトランジスタ
Ｑ２のベースの間に連結された抵抗ＲＢの両端子と接地
端子ＧＮＤとの間に連結されるトランジスタＱ７，Ｑ８
とから構成された電流ミラー回路と、該電流ミラー回路
をスイッチングして前記抵抗ＲＢの電流値を制御するト
ランジスタＱ９とから構成されることを特徴とする。
チング手段ＳＷは、基準電圧端子ＶREF とトランジスタ
Ｑ２のベースの間に連結された抵抗ＲＢの両端子と接地
端子ＧＮＤとの間に連結されるトランジスタＱ７，Ｑ８
とから構成された電流ミラー回路と、該電流ミラー回路
をスイッチングして前記抵抗ＲＢの電流値を制御するト
ランジスタＱ９とから構成されることを特徴とする。
【０００８】また、上記構成において、前記抵抗ＲＢは
可変抵抗であることを特徴とする。
可変抵抗であることを特徴とする。
【０００９】また、別の発明に係るヒステリシスを持つ
コンパレータにおいては、正相入力端子と負相入力端子
と正相出力端子を有する差動電圧増幅器と、一端を正相
入力端子に接続し他端を基準電圧入力端子に接続した抵
抗器と、少なくとも１組の電流源を開閉するスイッチの
直列構造体と、正相出力端子の電圧値に対応して開閉ス
イッチを開状態あるいは閉状態に設定する制御機構とか
ら構成され、前記直列構造体の一端は正相入力端子に接
続され、他端は直接あるいは間接的に共通電位点に接続
されて正相入力端子と正相出力端子の間に離散的正帰還
路を形成したことを特徴とする。
コンパレータにおいては、正相入力端子と負相入力端子
と正相出力端子を有する差動電圧増幅器と、一端を正相
入力端子に接続し他端を基準電圧入力端子に接続した抵
抗器と、少なくとも１組の電流源を開閉するスイッチの
直列構造体と、正相出力端子の電圧値に対応して開閉ス
イッチを開状態あるいは閉状態に設定する制御機構とか
ら構成され、前記直列構造体の一端は正相入力端子に接
続され、他端は直接あるいは間接的に共通電位点に接続
されて正相入力端子と正相出力端子の間に離散的正帰還
路を形成したことを特徴とする。
【００１０】また、このような構成において、直列構造
体と制御機構は一体化されて出力電流飽和特性を有する
逆相電流増幅器を構成し、この逆相電流増幅器の出力端
子が差動電圧増幅器の正相入力端子に接続され、逆相電
流増幅器の入力端子は差動電圧増幅器の正相出力端子に
接続され、正相出力端子の出力電圧変化範囲内に逆相電
流増幅器の出力電流上限飽和値及び出力電流下限飽和値
が存在することによって実質的に離散的正帰還路を形成
したことを特徴とする。
体と制御機構は一体化されて出力電流飽和特性を有する
逆相電流増幅器を構成し、この逆相電流増幅器の出力端
子が差動電圧増幅器の正相入力端子に接続され、逆相電
流増幅器の入力端子は差動電圧増幅器の正相出力端子に
接続され、正相出力端子の出力電圧変化範囲内に逆相電
流増幅器の出力電流上限飽和値及び出力電流下限飽和値
が存在することによって実質的に離散的正帰還路を形成
したことを特徴とする。
【００１１】
【作用】上記構成によれば、スイッチング手段ＳＷによ
り、前記差動対の出力レベルにより前記抵抗ＲＢと電流
源ＩＢの連結を断続して前記抵抗ＲＢを通って流れる電
流を制御している、あるいは、制御機構により、差動電
圧増幅器の正相出力端子の電圧値に対応して開閉スイッ
チを開状態あるいは閉状態に設定して一端を正相入力端
子に接続し他端を基準電圧入力端子に接続した抵抗器に
流れる電流を制御しているため、電流源及び抵抗あるい
は抵抗器による基準電圧の電圧降下が発生されてヒステ
リシス電圧が決まるので、容易にヒステリシス電圧値が
調節できる。
り、前記差動対の出力レベルにより前記抵抗ＲＢと電流
源ＩＢの連結を断続して前記抵抗ＲＢを通って流れる電
流を制御している、あるいは、制御機構により、差動電
圧増幅器の正相出力端子の電圧値に対応して開閉スイッ
チを開状態あるいは閉状態に設定して一端を正相入力端
子に接続し他端を基準電圧入力端子に接続した抵抗器に
流れる電流を制御しているため、電流源及び抵抗あるい
は抵抗器による基準電圧の電圧降下が発生されてヒステ
リシス電圧が決まるので、容易にヒステリシス電圧値が
調節できる。
【００１２】また、上記抵抗として可変抵抗を用いるこ
とにより、一層ヒステリシス電圧値の調整が容易でまた
許容範囲が広いコンパレータを実現できる。
とにより、一層ヒステリシス電圧値の調整が容易でまた
許容範囲が広いコンパレータを実現できる。
【００１３】また、少数の素子により構成できるため、
安定したコンパレータを実現できる。
安定したコンパレータを実現できる。
【００１４】
【実施例】まず、第１の本発明に係るコンパレータにお
いては、離散的正帰還を利用して、少数の素子により帰
還量を決定できるように構成するという思想に基づいて
なされており、また、第２の本発明に係るコンパレータ
においては、差動電圧増幅器に離散的正帰還を適用し少
数の素子により帰還量を決定できるように構成するとい
う思想に基づいてなされている。具体的には、基準電圧
源と直列に可変電圧源を接続して、この可変電圧源を差
動電圧増幅器の出力電圧に応じて制御する。
いては、離散的正帰還を利用して、少数の素子により帰
還量を決定できるように構成するという思想に基づいて
なされており、また、第２の本発明に係るコンパレータ
においては、差動電圧増幅器に離散的正帰還を適用し少
数の素子により帰還量を決定できるように構成するとい
う思想に基づいてなされている。具体的には、基準電圧
源と直列に可変電圧源を接続して、この可変電圧源を差
動電圧増幅器の出力電圧に応じて制御する。
【００１５】離散的変化を生じさせるためには、固定電
圧源の挿入・除去を行う方法が便利であって、固定電圧
源と開閉スイッチの直列構造体を２個並列接続して、い
ずれか１個のスイッチのみ閉とし、他は開となるよう制
御できる。固定電源の２個は電圧値がゼロすなわちスイ
ッチ単独でよい。さらに、より実用的構造としては、基
準電圧源と直列に抵抗を接続して、これに電流を流し、
この電流を離散的に制御する方法も考えられる。具体的
には、定電流駆動のダイオードと短絡トランジスタの並
列構造がある。基準電圧源を外部信号とする場合には、
この直列抵抗を基準電圧入力端子と電圧比較用差動電圧
増幅器の参照端子の間に接続し、参照端子に離散的に制
御される電流源を接続する方法が便利である。電流源と
してはバイポーラ・トランジスタあるいは電界効果トラ
ンジスタを用いた電流注入／電流吸引回路を用い、この
回路を定電圧駆動して電流値を設定する。駆動電圧を印
加／非印加に変化させることによって、中間的過渡状態
を無視するならば、実質的な離散的変化を実現できる。
トランジスタの定電流出力用定電圧駆動のためには、同
形式のトランジスタをダイオード接続して、一定電流を
流し、ダイオード電圧を電流注入／吸引トランジスタの
制御端子、例えば、バイポーラ・トランジスタのベー
ス、電界効果トランジスタのゲートに印加するとよい。
離散的接続のためには、ダイオードと並列に短絡用トラ
ンジスタを接続して、このトランジスタの導通／遮断を
差動増幅器の出力信号に対応して制御する方法がある。
このような基準電圧操作は、一般に帰還用増幅器の飽和
特性を利用して実現することも考えられる。なお、定相
電圧増幅器は逆相電流増幅器となるので、差動電圧増幅
器に対して正帰還が行われるよう、帰還系の位相変化に
注意する必要がある。例としてトランジスタ１個のオー
プン・コレクタ増幅器を考えると、入力電圧が上昇する
とベース注入電流が増加し、同時にコレクタ注入電流も
増加する。すなわち、正相電流増幅となるが、コレクタ
にプルアップ抵抗を接続すると、逆相（反転）電圧増幅
器になる。
圧源の挿入・除去を行う方法が便利であって、固定電圧
源と開閉スイッチの直列構造体を２個並列接続して、い
ずれか１個のスイッチのみ閉とし、他は開となるよう制
御できる。固定電源の２個は電圧値がゼロすなわちスイ
ッチ単独でよい。さらに、より実用的構造としては、基
準電圧源と直列に抵抗を接続して、これに電流を流し、
この電流を離散的に制御する方法も考えられる。具体的
には、定電流駆動のダイオードと短絡トランジスタの並
列構造がある。基準電圧源を外部信号とする場合には、
この直列抵抗を基準電圧入力端子と電圧比較用差動電圧
増幅器の参照端子の間に接続し、参照端子に離散的に制
御される電流源を接続する方法が便利である。電流源と
してはバイポーラ・トランジスタあるいは電界効果トラ
ンジスタを用いた電流注入／電流吸引回路を用い、この
回路を定電圧駆動して電流値を設定する。駆動電圧を印
加／非印加に変化させることによって、中間的過渡状態
を無視するならば、実質的な離散的変化を実現できる。
トランジスタの定電流出力用定電圧駆動のためには、同
形式のトランジスタをダイオード接続して、一定電流を
流し、ダイオード電圧を電流注入／吸引トランジスタの
制御端子、例えば、バイポーラ・トランジスタのベー
ス、電界効果トランジスタのゲートに印加するとよい。
離散的接続のためには、ダイオードと並列に短絡用トラ
ンジスタを接続して、このトランジスタの導通／遮断を
差動増幅器の出力信号に対応して制御する方法がある。
このような基準電圧操作は、一般に帰還用増幅器の飽和
特性を利用して実現することも考えられる。なお、定相
電圧増幅器は逆相電流増幅器となるので、差動電圧増幅
器に対して正帰還が行われるよう、帰還系の位相変化に
注意する必要がある。例としてトランジスタ１個のオー
プン・コレクタ増幅器を考えると、入力電圧が上昇する
とベース注入電流が増加し、同時にコレクタ注入電流も
増加する。すなわち、正相電流増幅となるが、コレクタ
にプルアップ抵抗を接続すると、逆相（反転）電圧増幅
器になる。
【００１６】以下、本発明の望ましい実施例を添付図面
を参照して詳細に説明する。図１は本発明の実施例によ
るヒステリシスを持つコンパレータの構成図である。こ
の図１に示すごとく、差動増幅回路Ｕ１の正相入力端子
Ｐ及び負相入力端子Ｎには、基準電圧端子ＶREF 及び入
力端子ＶINが、抵抗ＲＢ，ＲＡを通ってそれぞれ連結さ
れている。ここで、電流入力型差動増幅回路Ｕ１の負相
入力端子Ｎと入力端子ＶINとの間の抵抗ＲＡは、抵抗Ｒ
Ｂと同一な寸法のオフセット電圧補償用抵抗である。前
記差動増幅回路Ｕ１のポジティブ入力端子Ｐと前記抵抗
ＲＢとの接続点には、スイッチング手段ＳＷと電流源Ｉ
Ｂとが直列に連結されている。前記スイッチング手段Ｓ
Ｗは、差動増幅回路Ｕ１の出力レベルにより断続され
て、電流源ＩＢの電流値を制御する。このようにして、
本発明に係る実施例においては、前記差動増幅回路Ｕ１
の出力レベルにより電流源ＩＢの電流の流れをコントロ
ールする。すなわち、基準電圧端子ＶREF の電圧降下を
利用して、ヒステリシス電圧ＶHYS を定められる。本発
明に係る構成においては正相入力端子Ｐ及び負相入力端
子Ｎの構成を逆に取っても同様に作用する。
を参照して詳細に説明する。図１は本発明の実施例によ
るヒステリシスを持つコンパレータの構成図である。こ
の図１に示すごとく、差動増幅回路Ｕ１の正相入力端子
Ｐ及び負相入力端子Ｎには、基準電圧端子ＶREF 及び入
力端子ＶINが、抵抗ＲＢ，ＲＡを通ってそれぞれ連結さ
れている。ここで、電流入力型差動増幅回路Ｕ１の負相
入力端子Ｎと入力端子ＶINとの間の抵抗ＲＡは、抵抗Ｒ
Ｂと同一な寸法のオフセット電圧補償用抵抗である。前
記差動増幅回路Ｕ１のポジティブ入力端子Ｐと前記抵抗
ＲＢとの接続点には、スイッチング手段ＳＷと電流源Ｉ
Ｂとが直列に連結されている。前記スイッチング手段Ｓ
Ｗは、差動増幅回路Ｕ１の出力レベルにより断続され
て、電流源ＩＢの電流値を制御する。このようにして、
本発明に係る実施例においては、前記差動増幅回路Ｕ１
の出力レベルにより電流源ＩＢの電流の流れをコントロ
ールする。すなわち、基準電圧端子ＶREF の電圧降下を
利用して、ヒステリシス電圧ＶHYS を定められる。本発
明に係る構成においては正相入力端子Ｐ及び負相入力端
子Ｎの構成を逆に取っても同様に作用する。
【００１７】図２は図１におけるヒステリシス電圧Ｖ
HYS の特性を示すもので、図面符号Ｉref は抵抗ＲＢに
流れる電流値であり、図面符号Ｖref は基準電圧端子Ｖ
REF に印加される基準電圧であり、図面符号ＶHYS はヒ
ステリシス電圧を示す。
HYS の特性を示すもので、図面符号Ｉref は抵抗ＲＢに
流れる電流値であり、図面符号Ｖref は基準電圧端子Ｖ
REF に印加される基準電圧であり、図面符号ＶHYS はヒ
ステリシス電圧を示す。
【００１８】図３は図１を詳細に具現した実施回路図で
ある。図３に示したごとく、本発明によるコンパレータ
はミラー型差動増幅器が主要素であって、ＮＰＮ形トラ
ンジスタＱ１，Ｑ２が差動対を成し、トランジスタＱ１
のベースは抵抗ＲＡを通って入力端子ＶINに連結されて
いる。トランジスタＱ２のベースは抵抗ＲＢを通って基
準電圧端子ＶREF に連結されている。さらに、前記トラ
ンジスタＱ１，Ｑ２のそれぞれのコレクタは差動対の負
荷回路となる電流ミラー回路に連結されている。ここで
前記電流ミラー回路はＰＮＰ形トランジスタＱ３，Ｑ４
とから構成され、それぞれのエミッタは電源端子ＶCCに
接続され、それぞれのベースは相互接続されると共にト
ランジスタＱ１のコレクタと連結されている。一方、前
記差動対を構成するトランジスタＱ１，Ｑ２は、それら
のエミッタが互いに接続されると共に、電流源ＩＡを通
って接地端子ＧＮＤに連結されている。差動増幅回路の
トランジスタＱ４，Ｑ２のコレクタが互いに接続された
接続点には、差動増幅回路の出力を増幅するＰＮＰ形ト
ランジスタＱ５及びＮＰＮ形トランジスタＱ６が、２段
のインバータ回路を構成して接続されている。すなわ
ち、前記トランジスタＱ５のコレクタにトランジスタＱ
６のベースが連結され、該トランジスタＱ６のコレクタ
及びベースには、バスアス用抵抗Ｒ１及び負荷抵抗Ｒ２
がそれぞれ連結されている。また、基準電圧端子ＶREF
とトランジスタＱ２のベースとの間に連結された抵抗Ｒ
Ｂの両端子と接地端子ＧＮＤとの間には、電流源ＩＢと
トランジスタＱ７，Ｑ８とから構成された電流ミラー回
路が連結されている。そして、該電流ミラー回路を制御
するトランジスタＱ９が取り付けられている。ここで、
該トランジスタＱ９のコレクタはトランジスタＱ７，Ｑ
８のベースに接続され、またこのトランジスタＱ９のベ
ースはトランジスタＱ６のベース，抵抗Ｒ１，及びトラ
ンジスタＱ５のコレクタに接続されている。符号ＶOUT
は出力端子である。
ある。図３に示したごとく、本発明によるコンパレータ
はミラー型差動増幅器が主要素であって、ＮＰＮ形トラ
ンジスタＱ１，Ｑ２が差動対を成し、トランジスタＱ１
のベースは抵抗ＲＡを通って入力端子ＶINに連結されて
いる。トランジスタＱ２のベースは抵抗ＲＢを通って基
準電圧端子ＶREF に連結されている。さらに、前記トラ
ンジスタＱ１，Ｑ２のそれぞれのコレクタは差動対の負
荷回路となる電流ミラー回路に連結されている。ここで
前記電流ミラー回路はＰＮＰ形トランジスタＱ３，Ｑ４
とから構成され、それぞれのエミッタは電源端子ＶCCに
接続され、それぞれのベースは相互接続されると共にト
ランジスタＱ１のコレクタと連結されている。一方、前
記差動対を構成するトランジスタＱ１，Ｑ２は、それら
のエミッタが互いに接続されると共に、電流源ＩＡを通
って接地端子ＧＮＤに連結されている。差動増幅回路の
トランジスタＱ４，Ｑ２のコレクタが互いに接続された
接続点には、差動増幅回路の出力を増幅するＰＮＰ形ト
ランジスタＱ５及びＮＰＮ形トランジスタＱ６が、２段
のインバータ回路を構成して接続されている。すなわ
ち、前記トランジスタＱ５のコレクタにトランジスタＱ
６のベースが連結され、該トランジスタＱ６のコレクタ
及びベースには、バスアス用抵抗Ｒ１及び負荷抵抗Ｒ２
がそれぞれ連結されている。また、基準電圧端子ＶREF
とトランジスタＱ２のベースとの間に連結された抵抗Ｒ
Ｂの両端子と接地端子ＧＮＤとの間には、電流源ＩＢと
トランジスタＱ７，Ｑ８とから構成された電流ミラー回
路が連結されている。そして、該電流ミラー回路を制御
するトランジスタＱ９が取り付けられている。ここで、
該トランジスタＱ９のコレクタはトランジスタＱ７，Ｑ
８のベースに接続され、またこのトランジスタＱ９のベ
ースはトランジスタＱ６のベース，抵抗Ｒ１，及びトラ
ンジスタＱ５のコレクタに接続されている。符号ＶOUT
は出力端子である。
【００１９】上述のような構成において、出力端子Ｖ
OUT が低電位のとき、コンパレータのしきい電圧値（ノ
ードＢに印加される電圧）をＶthH と定義し、出力端子
ＶOUTが高電位のとき、コンパレータのしきい電圧値を
ＶthL と定義する。コンパレータの出力端子ＶOUT が低
電位のときは、トランジスタＱ９がオン状態となって抵
抗ＲＢによる電圧降下がなくなる。従って、基準電圧端
子ＶREF の基準電圧Ｖre f はトランジスタＱ２のベース
に電圧降下することなく印加される。このとき、コンパ
レータのしきい電圧値ＶthL はＶthL ＝Ｖref になる。
OUT が低電位のとき、コンパレータのしきい電圧値（ノ
ードＢに印加される電圧）をＶthH と定義し、出力端子
ＶOUTが高電位のとき、コンパレータのしきい電圧値を
ＶthL と定義する。コンパレータの出力端子ＶOUT が低
電位のときは、トランジスタＱ９がオン状態となって抵
抗ＲＢによる電圧降下がなくなる。従って、基準電圧端
子ＶREF の基準電圧Ｖre f はトランジスタＱ２のベース
に電圧降下することなく印加される。このとき、コンパ
レータのしきい電圧値ＶthL はＶthL ＝Ｖref になる。
【００２０】また、コンパレータの出力端子ＶOUT が高
電位の際は、トランジスタＱ９がオフ状態となって抵抗
ＲＢと電流源ＩＢによる電圧降下が発生される。このと
きの基準電圧Ｖref はＶref −ＲＢ・ＩＢ＝ＶthH にな
る。
電位の際は、トランジスタＱ９がオフ状態となって抵抗
ＲＢと電流源ＩＢによる電圧降下が発生される。このと
きの基準電圧Ｖref はＶref −ＲＢ・ＩＢ＝ＶthH にな
る。
【００２１】従って、ヒステリシス電圧ＶHYS は ＶHYS ＝ＶthH −ＶthL ＝Ｖref −｛Ｖref −（ＩＢ×ＲＢ）｝ ＝ＩＢ×ＲＢになる。
【００２２】このようにヒステリシス電圧ＶHYS は電流
源ＩＢと抵抗ＲＢにより決まるので、電流源ＩＢの電流
値あるいは抵抗ＲＢの変化だけで図２の特性図で示すよ
うなヒステリシス電圧ＶHYS の調節が可能である。前記
抵抗ＲＢを調整可能な可変抵抗とする場合には、ヒステ
リシス電圧ＶHYS が任意に調整できる。
源ＩＢと抵抗ＲＢにより決まるので、電流源ＩＢの電流
値あるいは抵抗ＲＢの変化だけで図２の特性図で示すよ
うなヒステリシス電圧ＶHYS の調節が可能である。前記
抵抗ＲＢを調整可能な可変抵抗とする場合には、ヒステ
リシス電圧ＶHYS が任意に調整できる。
【００２３】
【発明の効果】以上説明したように本発明によれば、ス
イッチング手段ＳＷにより、前記差動対の出力レベルに
より前記抵抗ＲＢと電流源ＩＢの連結を断続して前記抵
抗ＲＢを通って流れる電流を制御している、あるいは、
制御機構により、差動電圧増幅器の正相出力端子の電圧
値に対応して開閉スイッチを開状態あるいは閉状態に設
定して一端を正相入力端子に接続し他端を基準電圧入力
端子に接続した抵抗器に流れる電流を制御しているた
め、電流源及び抵抗あるいは抵抗器による基準電圧の電
圧降下が発生されてヒステリシス電圧が決まるので、容
易にヒステリシス電圧値が調節でき、また、上記抵抗と
して可変抵抗を用いることにより、一層ヒステリシス電
圧値の調整が容易且つ許容範囲が広いコンパレータを実
現でき、また、少数の素子により構成できるため、安定
したコンパレータを実現できる。
イッチング手段ＳＷにより、前記差動対の出力レベルに
より前記抵抗ＲＢと電流源ＩＢの連結を断続して前記抵
抗ＲＢを通って流れる電流を制御している、あるいは、
制御機構により、差動電圧増幅器の正相出力端子の電圧
値に対応して開閉スイッチを開状態あるいは閉状態に設
定して一端を正相入力端子に接続し他端を基準電圧入力
端子に接続した抵抗器に流れる電流を制御しているた
め、電流源及び抵抗あるいは抵抗器による基準電圧の電
圧降下が発生されてヒステリシス電圧が決まるので、容
易にヒステリシス電圧値が調節でき、また、上記抵抗と
して可変抵抗を用いることにより、一層ヒステリシス電
圧値の調整が容易且つ許容範囲が広いコンパレータを実
現でき、また、少数の素子により構成できるため、安定
したコンパレータを実現できる。
【図１】本発明の実施例によるコンパレータの構成図で
ある。
ある。
【図２】図１のヒステリシスの特性図である。
【図３】図１の詳細回路図である。
【図４】従来のヒステリシスを持つコンパレータの構成
図である。
図である。
Claims (5)
- 【請求項１】 ヒステリシスを持つコンパレータにおい
て、エミッタが互いに接続され入力端子（ＶIN）及び基
準電圧端子（ＶREF ）がそれぞれのベースに連結されて
差動対を構成するトランジスタ（Ｑ１，Ｑ２）と、前記
基準電圧端子（ＶREF ）とトランジスタ（Ｑ２）のベー
スの間に挿入されて基準電圧（Ｖref）を電圧降下させ
る抵抗（ＲＢ）と、一定の電流源（ＩＢ）と、前記差動
対の出力レベルにより前記抵抗（ＲＢ）と電流源（Ｉ
Ｂ）の連結を断続して前記抵抗（ＲＢ）を通って流れる
電流を制御するスイッチング手段（ＳＷ）とから構成さ
れることを特徴とするヒステリシスを持つコンパレー
タ。 - 【請求項２】 前記スイッチング手段（ＳＷ）は、基準
電圧端子（ＶREF ）とトランジスタ（Ｑ２）のベースの
間に連結された抵抗（ＲＢ）の両端子と接地端子ＧＮＤ
との間に連結されるトランジスタ（Ｑ７，Ｑ８）とから
構成された電流ミラー回路と、該電流ミラー回路をスイ
ッチングして前記抵抗（ＲＢ）の電流値を制御するトラ
ンジスタ（Ｑ９）とから構成されることを特徴とする請
求項１記載のヒステリシスを持つコンパレータ。 - 【請求項３】 前記抵抗（ＲＢ）は可変抵抗であること
を特徴とする請求項１記載のヒステリシスを持つコンパ
レータ。 - 【請求項４】 正相入力端子と負相入力端子と正相出力
端子を有する差動電圧増幅器と、一端を正相入力端子に
接続し他端を基準電圧入力端子に接続した抵抗器と、少
なくとも１組の電流源を開閉するスイッチの直列構造体
と、正相出力端子の電圧値に対応して開閉スイッチを開
状態あるいは閉状態に設定する制御機構とから構成さ
れ、前記直列構造体の一端は正相入力端子に接続され、
他端は直接あるいは間接的に共通電位点に接続されて正
相入力端子と正相出力端子の間に離散的正帰還路を形成
したことを特徴とするヒステリシスを持つコンパレー
タ。 - 【請求項５】 直列構造体と制御機構は一体化されて出
力電流飽和特性を有する逆相電流増幅器を構成し、この
逆相電流増幅器の出力端子が差動電圧増幅器の正相入力
端子に接続され、逆相電流増幅器の入力端子は差動電圧
増幅器の正相出力端子に接続され、正相出力端子の出力
電圧変化範囲内に逆相電流増幅器の出力電流上限飽和値
及び出力電流下限飽和値が存在することによって実質的
に離散的正帰還路を形成したことを特徴とする請求項４
記載のヒステリシスを持つコンパレータ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1991-18872 | 1991-10-25 | ||
| KR1019910018872A KR930008554A (ko) | 1991-10-25 | 1991-10-25 | 콤페레이터 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07209346A true JPH07209346A (ja) | 1995-08-11 |
Family
ID=19321802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4287831A Pending JPH07209346A (ja) | 1991-10-25 | 1992-10-26 | ヒステリシスを持つコンパレータ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5319265A (ja) |
| JP (1) | JPH07209346A (ja) |
| KR (1) | KR930008554A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007088748A (ja) * | 2005-09-21 | 2007-04-05 | Sony Corp | 波形整形回路及びそれを備えた半導体集積回路 |
| JP2007150949A (ja) * | 2005-11-30 | 2007-06-14 | Mitsubishi Electric Corp | 受信機 |
| JP2012222640A (ja) * | 2011-04-11 | 2012-11-12 | Toshiba Corp | 受信回路 |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07104372B2 (ja) * | 1986-09-18 | 1995-11-13 | キヤノン株式会社 | 電圧比較回路 |
| DE69320326T2 (de) * | 1993-05-07 | 1998-12-24 | Sgs-Thomson Microelectronics S.R.L., Agrate Brianza, Mailand/Milano | Mit niedriger Versorgungsspannung arbeitender, eine Hysteresis aufweisender Komparator |
| JPH06324092A (ja) * | 1993-05-17 | 1994-11-25 | Rohm Co Ltd | ヒステリシス回路及びそれを備えた電源供給システム |
| JP3157960B2 (ja) * | 1993-08-19 | 2001-04-23 | 三菱電機株式会社 | 極性検出回路 |
| JPH0778490A (ja) * | 1993-09-08 | 1995-03-20 | Nec Corp | 半導体装置 |
| EP0738041B1 (en) * | 1995-04-13 | 1998-06-24 | Hewlett-Packard GmbH | Electronic circuit comprising a comparator |
| US5990709A (en) * | 1995-06-09 | 1999-11-23 | Siemens Aktiengesellschaft | Circuit for comparing two electrical quantities provided by a first neuron MOS field effect transistor and a reference source |
| US5598093A (en) * | 1995-07-26 | 1997-01-28 | Acatrinei; Beniamin | Low dissipation controllable electron valve for controlling energy delivered to a load and method therefor |
| US5666076A (en) * | 1995-09-29 | 1997-09-09 | Cherry Semiconductor Corporation | Negative input voltage comparator |
| KR100186344B1 (ko) * | 1996-10-18 | 1999-04-15 | 문정환 | 히스테리시스 입력버퍼 |
| DE69828869D1 (de) * | 1998-05-22 | 2005-03-10 | St Microelectronics Srl | Fehlerverstärker mit hoher Gleichtaktunterdrückung |
| US6124732A (en) * | 1998-07-15 | 2000-09-26 | Lucent Technologies, Inc. | Signaling voltage range discriminator |
| JP3278635B2 (ja) * | 1999-05-27 | 2002-04-30 | 沖電気工業株式会社 | 半導体集積回路 |
| JP4660680B2 (ja) | 2000-01-19 | 2011-03-30 | エスティー‐エリクソン、ソシエテ、アノニム | 電圧レベル検出回路 |
| US6316978B1 (en) | 2000-05-03 | 2001-11-13 | National Semiconductor Corporation | Comparator with process and temperature insensitive hysteresis and threshold potentials |
| US6741112B2 (en) * | 2002-03-01 | 2004-05-25 | Broadcom Corporation | Input circuit with hysteresis |
| US6549049B1 (en) * | 2002-04-11 | 2003-04-15 | Texas Instruments Incorporated | Dynamic voltage reference circuit |
| US7034579B2 (en) * | 2003-12-22 | 2006-04-25 | Texas Instruments Incorporated | High-speed signal level detector |
| JP4468229B2 (ja) * | 2005-04-14 | 2010-05-26 | シャープ株式会社 | コンパレータ回路および赤外線リモコン受信機 |
| KR100735495B1 (ko) * | 2005-08-02 | 2007-07-04 | 삼성전기주식회사 | 히스테리시스 특성을 갖는 전압비교회로 |
| US20080048746A1 (en) * | 2006-08-25 | 2008-02-28 | Microchip Technology Incorporated | Hysteresis Comparator with Programmable Hysteresis Width |
| US9880189B2 (en) | 2014-09-23 | 2018-01-30 | Continental Automotive Systems, Inc. | Speed sensor interface including differential comparator |
| KR102960276B1 (ko) | 2021-03-04 | 2026-04-30 | 삼성전자주식회사 | 가변 임피던스 회로를 포함하는 인터페이스 회로 및 이의 동작 방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0276317A (ja) * | 1988-09-13 | 1990-03-15 | Nec Eng Ltd | 電圧比較回路 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3631262A (en) * | 1970-03-31 | 1971-12-28 | Gen Electric | Linear variable gain circuit utilizing a field effect transistor |
| JPS57206125A (en) * | 1981-06-15 | 1982-12-17 | Toshiba Corp | Hysteresis circuit |
| JPS5816396A (ja) * | 1981-07-20 | 1983-01-31 | パイオニア株式会社 | 電圧−電流変換回路 |
| US4581545A (en) * | 1983-10-04 | 1986-04-08 | At&T Technologies | Schmitt trigger circuit |
| JPS6229216A (ja) * | 1985-07-29 | 1987-02-07 | Nec Corp | シユミツト回路 |
| US4710793A (en) * | 1985-09-04 | 1987-12-01 | Motorola, Inc. | Voltage comparator with hysteresis |
| JPH01173913A (ja) * | 1987-12-26 | 1989-07-10 | Toshiba Corp | ヒステリシス付き電圧比較回路 |
| DE3810058A1 (de) * | 1988-03-25 | 1989-10-05 | Philips Patentverwaltung | Schmitt-trigger-schaltung |
| FR2635620B1 (fr) * | 1988-08-19 | 1991-08-02 | Radiotechnique Compelec | Circuit d'entree a commutation acceleree |
| US5057716A (en) * | 1989-07-21 | 1991-10-15 | Kueng Martin | Linearly compensated slope multiplier |
| JPH03201818A (ja) * | 1989-12-28 | 1991-09-03 | Fujitsu Ltd | 比較回路 |
| JPH04196812A (ja) * | 1990-11-28 | 1992-07-16 | Fujitsu Ltd | レベル・コンバータ |
-
1991
- 1991-10-25 KR KR1019910018872A patent/KR930008554A/ko not_active Ceased
-
1992
- 1992-10-26 US US07/965,948 patent/US5319265A/en not_active Expired - Lifetime
- 1992-10-26 JP JP4287831A patent/JPH07209346A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0276317A (ja) * | 1988-09-13 | 1990-03-15 | Nec Eng Ltd | 電圧比較回路 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007088748A (ja) * | 2005-09-21 | 2007-04-05 | Sony Corp | 波形整形回路及びそれを備えた半導体集積回路 |
| JP2007150949A (ja) * | 2005-11-30 | 2007-06-14 | Mitsubishi Electric Corp | 受信機 |
| JP2012222640A (ja) * | 2011-04-11 | 2012-11-12 | Toshiba Corp | 受信回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5319265A (en) | 1994-06-07 |
| KR930008554A (ko) | 1993-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5319265A (en) | Comparator with hysteresis | |
| KR100237904B1 (ko) | 변환기 회로 | |
| JPH10501672A (ja) | 増幅段 | |
| JP2003046347A (ja) | 高出力増幅器 | |
| JPH0712128B2 (ja) | 増幅器 | |
| US5621356A (en) | Amplifier having a reduced distortion rate | |
| JPS622722B2 (ja) | ||
| JPH03214808A (ja) | 電圧比較回路 | |
| JP2509462Y2 (ja) | 増幅器 | |
| JP2870323B2 (ja) | ウインドウコンパレータ | |
| JP2520219Y2 (ja) | 電力増幅器 | |
| JP2853485B2 (ja) | 電圧電流変換回路 | |
| JPS6216012Y2 (ja) | ||
| JPH0326435B2 (ja) | ||
| JP2797504B2 (ja) | 電力増幅回路 | |
| JPH0443442B2 (ja) | ||
| JP2591320B2 (ja) | 半導体集積回路 | |
| JPH0865061A (ja) | アイドリング電流制御回路 | |
| JP2602802Y2 (ja) | 電流スイッチ回路 | |
| JP2597317Y2 (ja) | 基準電源回路 | |
| JPH0918297A (ja) | ヒステリシス付きコンパレータ | |
| JP3243947B2 (ja) | 演算増幅器 | |
| JPS6119547Y2 (ja) | ||
| EP0913930A2 (en) | BTL amplifying circuit | |
| JP3063124B2 (ja) | 増幅回路 |