JPS6228512B2 - - Google Patents
Info
- Publication number
- JPS6228512B2 JPS6228512B2 JP11110180A JP11110180A JPS6228512B2 JP S6228512 B2 JPS6228512 B2 JP S6228512B2 JP 11110180 A JP11110180 A JP 11110180A JP 11110180 A JP11110180 A JP 11110180A JP S6228512 B2 JPS6228512 B2 JP S6228512B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- wafer
- chips
- bubble memory
- blocks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/02—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
- G11C19/08—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
Landscapes
- Thin Magnetic Films (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明は磁気バルブメモリチツプの設計法の改
良に関する。
良に関する。
磁気バブルメモリ装置は不揮発性・大容量メモ
リとして甚だ有用であり、今後ますます大容量化
される傾向にある。
リとして甚だ有用であり、今後ますます大容量化
される傾向にある。
この磁気バブルメモリ装置に用いられるメモリ
チツプの製造方法は、第１図に示す如く直径が３
インチ程度の非磁性ガーネツト基板の上に磁性ガ
ーネツトをエピタキシヤル成長させたウエーハ１
の上に磁気バブルの発生器、伝播路、検出器等を
有する数mm角のチツプ２を複数個形成したのち
個々のチツプに切断するのである。ところがチツ
プのメモリ容量が大容量化されてチツプの単位面
積が大きくなると、結晶欠陥による不良チツプ面
積が増加して歩留り率が低下する。本発明はこの
欠点を改良するために案出されたものである。
チツプの製造方法は、第１図に示す如く直径が３
インチ程度の非磁性ガーネツト基板の上に磁性ガ
ーネツトをエピタキシヤル成長させたウエーハ１
の上に磁気バブルの発生器、伝播路、検出器等を
有する数mm角のチツプ２を複数個形成したのち
個々のチツプに切断するのである。ところがチツ
プのメモリ容量が大容量化されてチツプの単位面
積が大きくなると、結晶欠陥による不良チツプ面
積が増加して歩留り率が低下する。本発明はこの
欠点を改良するために案出されたものである。
このため本発明においては、ウエーハに複数個
の同一バブルメモリチツプを形成する磁気バブル
メモリチツプの設計法において、単一チツプのメ
モリ容量を、それぞれが単独で書き込み、記憶、
読み出し等の各機能を備えた複数個のブロツクに
分割し、ウエーハ完成時点で隣接した良品ブロツ
クを組合わせて必要容量のチツプとすることがで
きるようにしたことを特徴とするものである。
の同一バブルメモリチツプを形成する磁気バブル
メモリチツプの設計法において、単一チツプのメ
モリ容量を、それぞれが単独で書き込み、記憶、
読み出し等の各機能を備えた複数個のブロツクに
分割し、ウエーハ完成時点で隣接した良品ブロツ
クを組合わせて必要容量のチツプとすることがで
きるようにしたことを特徴とするものである。
以下添付図面に基づいて本発明の実施例につき
詳細に説明する。
詳細に説明する。
第２図に実施例を示す。本実施例は図の如くウ
エーハ１に複数個のチツプ２（実線で示す）を形
成するとき、各チツプをそれぞれ1/2、1/3……
１／ｎというように複数個のブロツクに分割す
る。図においては点線で示す如く２個のブロツク
３に分割している。そして各ブロツク３の構成は
第３図に示す書き込みパターン４、記憶用パター
ン５、読出し用パターン６等を備え、各ブロツク
ａ，ｂ，ｃ，ｄ……間の書込みパターン４、トラ
ンスフアゲート７，７′を連結パターンa1，a2，
a3……b1，b2，b3……c1，c2，c3……により接続
している。
エーハ１に複数個のチツプ２（実線で示す）を形
成するとき、各チツプをそれぞれ1/2、1/3……
１／ｎというように複数個のブロツクに分割す
る。図においては点線で示す如く２個のブロツク
３に分割している。そして各ブロツク３の構成は
第３図に示す書き込みパターン４、記憶用パター
ン５、読出し用パターン６等を備え、各ブロツク
ａ，ｂ，ｃ，ｄ……間の書込みパターン４、トラ
ンスフアゲート７，７′を連結パターンa1，a2，
a3……b1，b2，b3……c1，c2，c3……により接続
している。
このような設計法により形成されたウエーハ
は、例えば結晶欠陥等によりｃブロツクが不良の
ときはａブロツクとｂブロツクとを組合わせて１
個のチツプＡを構成することができる。またａブ
ロツクが不良のときはｂブロツクとｃブロツクと
を組合わせて１個のチツプＢを構成することもで
きる。このように不良ブロツクを除いて、隣り合
う良品同士を組合わせることにより歩留り率は向
上する。例えば第２図において、Ｐ列のみを採り
上げた場合×印部に欠陥があるものとすると従来
の設計法ならば不良チツプ（ハツチングを入れて
示す）は４個、良品（丸印を付す）は３個であ
り、その歩留り率は３／７≒43％であるが、これに比 して本発明方法によれば、Ｑ列においてＰ列と同
じ位置に欠陥があるとしても良品は５個（丸印を
付す）となりその歩留り率は５／７≒71％となる。な お分割を1/3、1/4……と分割数を増して行けば更
に歩留り率は向上する。
は、例えば結晶欠陥等によりｃブロツクが不良の
ときはａブロツクとｂブロツクとを組合わせて１
個のチツプＡを構成することができる。またａブ
ロツクが不良のときはｂブロツクとｃブロツクと
を組合わせて１個のチツプＢを構成することもで
きる。このように不良ブロツクを除いて、隣り合
う良品同士を組合わせることにより歩留り率は向
上する。例えば第２図において、Ｐ列のみを採り
上げた場合×印部に欠陥があるものとすると従来
の設計法ならば不良チツプ（ハツチングを入れて
示す）は４個、良品（丸印を付す）は３個であ
り、その歩留り率は３／７≒43％であるが、これに比 して本発明方法によれば、Ｑ列においてＰ列と同
じ位置に欠陥があるとしても良品は５個（丸印を
付す）となりその歩留り率は５／７≒71％となる。な お分割を1/3、1/4……と分割数を増して行けば更
に歩留り率は向上する。
以上説明した如く本発明のバブルメモリチツプ
設計法はウエーハより取り出すチツプの歩留り率
の向上を可能としたものであつて磁気バブルメモ
リ装置のコスト低下に寄与するものである。
設計法はウエーハより取り出すチツプの歩留り率
の向上を可能としたものであつて磁気バブルメモ
リ装置のコスト低下に寄与するものである。
第１図は従来の磁気バブルメモリチツプの設計
法を実施したウエーハの平面図、第２図は本発明
にかかる実施例の設計法を実施したウエーハの平
面図、第３図はそのチツプを分割したブロツクの
構成図である。 １……ウエーハ、２，Ａ，Ｂ……チツプ、３，
ａ，ｂ，ｃ……ブロツク、４……書込み用パター
ン、５……記憶用パターン、６……読出し用パタ
ーン、７，７′……トランスフアーゲート、a1，
a2，a3，b1，b2，b3，c1，c2，c3……連結パター
ン。
法を実施したウエーハの平面図、第２図は本発明
にかかる実施例の設計法を実施したウエーハの平
面図、第３図はそのチツプを分割したブロツクの
構成図である。 １……ウエーハ、２，Ａ，Ｂ……チツプ、３，
ａ，ｂ，ｃ……ブロツク、４……書込み用パター
ン、５……記憶用パターン、６……読出し用パタ
ーン、７，７′……トランスフアーゲート、a1，
a2，a3，b1，b2，b3，c1，c2，c3……連結パター
ン。
Claims (1)
- １ ウエーハに複数個の同一バブルメモリチツプ
を形成する磁気バブルメモリチツプの設計法にお
いて、単一チツプのメモリ容量を、それぞれが単
独で書き込み・記憶・読み出し等の各機能を備え
た複数個のブロツクに分割し、ウエーハ完成時点
で隣接した良品ブロツクを組合わせて必要容量の
チツプとすることができるようにしたことを特徴
とする磁気バブルメモリチツプの設計法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11110180A JPS5736495A (ja) | 1980-08-14 | 1980-08-14 | Jikibaburumemorichitsupunosetsukeiho |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11110180A JPS5736495A (ja) | 1980-08-14 | 1980-08-14 | Jikibaburumemorichitsupunosetsukeiho |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5736495A JPS5736495A (ja) | 1982-02-27 |
| JPS6228512B2 true JPS6228512B2 (ja) | 1987-06-20 |
Family
ID=14552411
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11110180A Granted JPS5736495A (ja) | 1980-08-14 | 1980-08-14 | Jikibaburumemorichitsupunosetsukeiho |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5736495A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6254889A (ja) * | 1985-09-04 | 1987-03-10 | Fujitsu Ltd | 磁気バブルデバイス |
| JP2538353B2 (ja) * | 1989-10-31 | 1996-09-25 | 三洋電機株式会社 | 燃焼装置の消火方法 |
-
1980
- 1980-08-14 JP JP11110180A patent/JPS5736495A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5736495A (ja) | 1982-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5637912A (en) | Three-dimensional monolithic electronic module having stacked planar arrays of integrated circuit chips | |
| US6594818B2 (en) | Memory architecture permitting selection of storage density after fabrication of active circuitry | |
| US7920404B2 (en) | Ferroelectric memory devices with partitioned platelines | |
| KR900007741B1 (ko) | 반도체 기억장치 | |
| JP3889728B2 (ja) | 半導体集積回路装置 | |
| JP2001189082A (ja) | 半導体記憶装置 | |
| JP3655956B2 (ja) | 集積回路随時書き込み読み出しメモリ | |
| JP3469074B2 (ja) | 半導体メモリ装置 | |
| JPH03214764A (ja) | 半導体チップの製造方法 | |
| KR100552654B1 (ko) | 칩 상에서 평면적으로 비사각형의 메모리 뱅크를 갖는반도체 메모리 장치 | |
| US12417816B2 (en) | Memory testing flow set up with computational intelligence | |
| DE102024133375A9 (de) | Anpassbares speichersystem mit mehreren chiplets | |
| KR100591763B1 (ko) | 어드레스 식별표시를 갖는 반도체 기억소자 | |
| JPS6124823B2 (ja) | ||
| TW202601650A (zh) | 半導體裝置 | |
| JPS6015899A (ja) | 記憶装置 | |
| CN115730551A (zh) | 一种mram存储阵列及mram | |
| KR20250097894A (ko) | 3d nand 혼합 워드라인 콘택 및 관통 어레이 비아 영역 | |
| JPH065822A (ja) | ウェハスケール半導体不揮発性記憶装置とその書き込み方法 | |
| KR0172392B1 (ko) | 하이브리드 반도체 메모리 장치 | |
| JP2670049B2 (ja) | 半導体メモリの試験方法 | |
| JPS60175438A (ja) | 半導体集積回路装置 | |
| JP3106494B2 (ja) | ゲートアレイ半導体集積回路装置 | |
| JPH0358544B2 (ja) | ||
| JPH06208939A (ja) | 半導体装置 |