JPS62285471A - 電力用ｍｏｓｆｅｔ及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 （産業上の利用分野） 本発明はＭＯＳＦＥＴ装置とその製造方法との改良に関
し、特に、単結晶基板上に連続する複数のＰ型及びＮ型
のエピタキシャル層を有する改良されたＭＯＳＦＥＴ装
置とその製造方法とに関する。

（発明の概要） 従って、如上を考慮して、本発明の目的は改良された電
力用ＭＯＳＦＥＴ装置を提供することである。

本発明の他の目的は、自動配向電界誘電体と不動態化手
段としての半絶縁フィルムとを利用してウェーファーの
密封性を改良し、高電圧ブロッキング特性を高め、入力
ゲート・キャンパシタンスを低下させた上記の種類の装
置を提供する。

本発明の他の目的は、熱処理を改良することにより装置
の相互コンダクタンスを改良し、独特の複式誘電体ゲー
トを採用することによって表面電界を改良する上記の種
類の装置を提供することである。

本発明の他の目的は、連続反応装置を１回通す時にＰ型
及びＮ型の様々なエピタキシャル・シリコン層が基板上
に連続的に堆積され厳密に管理された濃度と厚みの高品
質フィルムとなる上記の種類の装置を提供することであ
る。

本発明の他の目的は、リード線のガルバニック腐食が完
全に除去され、しかも、下地の半絶縁フィルムと関連し
て電荷制御技術を利用して密封性ウェーファーを効果的
に達成した上記の種類の装置を提供することである。

本発明の他の目的は、電界単結晶領域及び接合単結晶領
域を一店理想的に終端させると共に表面再結合を本質的
に密封的に抑制する半絶縁性フィルムを持った上記の種
類の装置を提供することである。

本発明の他の目的は、装置の破壊電圧性能を高゛めるた
めに、半絶縁性フィルムの抵抗効果によって逆バイアス
・ドレン−バックゲート接合部の電界を分散させ緩和す
る上述の種類の装置を提供することである。

本発明の他の目的は、半絶縁性フィルムが実質的に全て
の電界キャパシタンスを自動配向的に配置させ、主な静
電容量成分をゲート領域に残して主なキャパシタンスを
自動配向的に配置させる上記の種類の装置を提供するこ
とである。

本発明の他の目的は、複式誘電性ゲート構造が低温熱処
理を向上させ、表面散乱効果を減少させて相互コンダク
タンスを高め、ゲート誘電体をピンホール°と金属処理
から保護し、ゲート誘電体を破壊的電界効果から保護し
くすなわち向上したＥＳＤ保護能力）、湿気効果による
電子捕獲に対してゲート領域を鈍怒にする上記の種類の
装置を提供することである。

本発明の他の目的は、バイポーラ装置で完結する低コス
ト、高性能の気密性、高電圧エピタキシャル・ポリイミ
ド絶縁ＶＭＯ５となるような上記の種類の装置を提供す
ることである。

これらの目的及び他の目的、特徴、利点は、添付図面及
び特許請求の範囲の記載内容と共に下記の詳しい説明を
読むことにより当業者に対して明らかとなる。

本発明の第１側面Ｓこより、＜ｉｏｏ＞シリコン基板上
に重なった複数の連続したＰ型及びＮ型のエピタキシヤ
ル層を有する電力用ＭＯＳＦＥＴ装置が提供される。一
実施例においては、４つの層がＮチャネル装置を形成す
る。基板上の第１層はドリフト領域を形成するＮ型層で
あり、第２層と第３層とはハックゲートを形成するＰ型
層であり、その一方は強くドーピングされたＰ型層で、
他方はその強くドーピングされたＰ型層とドリフト領域
との間の軽くドーピングされた付加的なＰ型層であって
、装置の逆方向破壊特性を改善するものであり、第４の
層は装置のソース領域を形成するＮ型層である。Ｐ型層
にゲルマニウムをドーピングして逆転層移動度を改善す
ることもできる。

本発明の他の側面により、電力用ＭＯ３ＦＥＴを製造す
る方法が提供される。この方法は、基板を、一連の連続
したチャンバを有する複式連続薄着装置又は他の適当な
装置を通過させ、基板を複数の別々の化学反応にさらし
、各チャンバにおけるキャリヤ・ガスと反応物質ガスと
の流量と圧力とを制御して基板上への層の蒸着を制御す
ることシこよって、基板上にＰ型及びＮ型の連続したエ
ビタキンヤル・シリコン層を形成する工程を含む。一実
施例においては、ジスクロロシラン（ｄ　ｔｓｃｈ　１
ｏｒｏｓ　ｉ　１ａｎｅ）等の水素化クロロシランをキ
ャリヤ・ガスとして使い、ホスフィンとジボランとをそ
れぞれＰ型エピタキシャル・シリコンとＮ型エピタキシ
ャル・シリコンとを生成させるためのドーピング・ガス
として使う。ゲルミンをドーピング・ガスとともに′流
量を制御して導入することによって蒸着したＰ型層を逆
ドーピングすることもできる。

装置を形成する際には、接合部上に窒化シリコン・フィ
ルムを蒸着させ、そのフィルムをパターン処理してエッ
チ・マスクを形成し、プロパツールで希釈した水酸化カ
リウム等の独特のエツチング剤で約８５℃でシリコンを
優先的にエツチングすることによって高電圧接合部を画
成する。異方性シリコン・エッチによって画成された高
電圧接合部を不動態化し終端させるために絶縁堀を設け
、また、ｃｃｖｏ反応装置内でも、シラン（Ｓｉｌｌｓ
）を熱分解して約１００人ないし２００人の厚みの薄い
非晶質シリコンを蒸着させ、且つＬＰＧＶＤ反応装置内
で酸素をドーピングした一層の多結晶シリコンを蒸着さ
せることによって基板の面の再結合速度を部分的に定め
るので、その後のアユ−リング工程で酸化物が非晶質シ
リコンの粒子と粒子の間に溶は込む。

（実施例） 本発明の好ましい実施例においては、複式チャンバ連続
蒸着（ＣＧＶＤ）反応装置内で、例えばホスフィン又は
ジボランなどのドーピング・ガスを適宜包含させ、クロ
ロシラン・ガスを水素添加還元することによって、＜１
００＞方向シリコン基板上に複数のエピタキシャル層を
形成する。ｃｃｖｏ反応装置は例えば１０−１３の一連
のチャンバから成り、これらのチャンバは機械的に分離
されてはいないが、そのチャンバ内におけるキャリヤー
ガスと反応物質ガスとの流量と圧力とを制御することに
より別々の化学反応をその内部で起こさせることができ
る。初めのチャンバは、例えばＨＣＪ蒸気エツチングな
ど、ウェーファーの浄化と関連している。流量を制御し
たホスフィンの存在下でジクロロシランを還元すること
によりチャンバ内で単結晶Ｎ型層を蒸着させる。流量を
制御したジボランの存在下でジクロロシランを還元させ
ることによって単結晶Ｐ型層を薄着させる。このように
して連続反応装置を１回通過させて基板上にＰ型及びＮ
型の様々なエビクキシャル・シリコン層を連続的に１着
させて厳密に制御された濃度と厚みの高品質フィルムを
作る。反応物質ガスをウェーファー表面上に導く方法は
、エピタキシャルフィルム成長時に微粒子及び欠陥を最
小にする。ドーパントを含んだゲルミンを流量を制御し
て導入することにより、ゲルマニウムの逆ドーピングを
行なうこともできる。

第１図を参照する。Ｎチャネル電力用ＭＯＳＦＥＴを作
るため、Ｎ″基板１１上に４つのエビタギシャル・フィ
ルム又は層を成長させる。第１層はドリフト領域を形成
するＮ−型エピタキシャル層１２である。ドリフト領域
は装置の逆極性プロ、キング特性を定めるものであるか
ら、エピタキシャル層１２は所望の作動電圧に著しく依
存する。１００〜２００ポルト装置については、この層
は、例えば、厚みが１０ミクロンでリンのドーピング・
レベルが約５　Ｘ　１０　”ｃｍ’である。次の２つの
Ｐ型層１４．１５は装置のハックゲートを形成する。

最も単純な形では、このバンクゲートは、基底状態で蓄
積又は空乏化され筒状Ｓ　（ｈｉｇｈ　５ｔａｔｅ）で
逆転される単一のＰ型層１５である。しかし、装置の逆
方向破壊特性を改善するために、図示したように、Ｐ型
［１５から成る実際のチャネル・バンクグランド領域と
Ｎ一層１２から成るドリフト領域との間に、常に逆転さ
れる比較的に軽くドーピングされたＰ一層１４を設ける
こともできる。

この逆転バックグランド領域は、チャネル・バックグラ
ンド領域に支配される順方向特性を著しく変化させない
が、ドレン−バックゲート、すなわちドレン−ソース、
逆方向破壊特性を確かに改善する。ゲート酸化物の・比
静電容量と所望のしきい電圧とに依存して、逆転バック
グランド領域は例えば厚みが約２〜３ミクロンでホウ素
のドーピング濃度が約５　Ｘ　１０　Ｉ６ａｍ’であり
、チャネル・バンクグランド領域は厚みが約１〜２ミク
ロンでホウ素のドーピング濃度が約５　Ｘ　１０　”ａ
ｍ３である。

希望する場合には、バックゲート領域をゲルマニウムで
逆ドーピングして逆転層の移動度を改善することができ
る。１番上のエピタキシャル層１７は、ソース領域とし
て作用するものであり、厚みが約２〜４ミクロンで、リ
ンのドーピング濃度が約５　×１０　”ｃｍ’である。

希望するときは、Ｎ゛層１８で層構造を完成させること
によって、以下に説明するように、その完成した装置の
ソースとドレンとの間に低抵抗通路を設けることができ
る。

このＮ３層は、ソース接点と共にショットキー・ダイオ
ードが生じることを防止するという効果も持っている。

エピタキシャル層が完成すると、装置の動作特性が定ま
り、分散抵抗測定によりサンプル・ヘースで測定するこ
とができる。

ここで第２図を参照する。次に異方性シリコン・エッチ
により、高電圧接合部を不動態化し終端させる作用をな
す絶縁堀を画成する。窒化シリコン層２０を上の層１８
の上に堆積させ、パターン処理してエッチ・マスクを形
成する。この構造体を次に独特のエツチング剤、例えば
プロパツールで希釈した水酸化カリウムで８５°Ｃで優
先的にエソングする。＜１００＞シリコンの場合、＜１
００＞面が約１ミクロン／分で速やかにエツチングされ
るが、＜１１１＞面はこの溶液によっては実際上エツチ
ングされない。＜１１１＞面は＜１００＞面に対して５
４．７°傾いているので、窒化シリコン開口部２２の縁
から出る＜１１１＞面が点２３で示したように交差する
まで、エツチングは窒化シリコン開口部２２の中で垂直
方向に進行する。

結晶学的エッチ端部が点２３で交差すると、＜１１１＞
面が露出するので、シリコンのエツチングが実際上停止
する。層内で結晶学的エッチ端部が交差する深さは、個
々の窒化シリコン開口部２２の幅によって厳密に決まる
。

このメサ終端エッチの後、例えば熱リン酸を用いて窒化
シリコン層２０をはがし、適当な化学的技術でウェーフ
ァーを洗浄する。従来の殆んどの化学的洗浄技術は最終
的な表面チェモスクチイック０ポテンシヤル（ｓｕｒｆ
ａｃｅ　ｃｈｅｍｏｓｔａｔｉｃ　ｐｏｔｅｎｔｉａｌ
）に対して有害となることのある薄い酸化膜を残すので
、構造体を希薄なフッ化水素酸つや消し剤にさらして全
ての酸化物を除去する。次に、これをすすぎ、乾燥させ
、ＬＰＧＶＤ反応装置（図示せず）に挿入してその上に
’５ＩＰＯＮＴＪ層４０を形成する。

この’　５ＩＰＯＮＴ　Ｊ層については、「密封ウェー
ファー不動態化用複数層半絶縁性フィルム及びその製造
方法Ｊ　　（ＭＵＬＴＩＬＡＹＥＲＳＥ旧−ＩＮＳＵＬ
ＡＴ４ＮＧ　ＦＩＬＭ　ＦＯＲＨＥＲＭＥＴＩＣＷＡＦ
ＥＲＰＡＳＳＩＶＡＴＩＯＮ　　ＡＮＤ　　ＭＥＴＩＩ
Ｏ［Ｉ　　ＦＯＲＭＡＫＩＮＧ　ＳＡＭＥ）と題して１
９８６年４月２日に出願され、本出願の譲受人に譲渡さ
れ、引用により本明細四の一部とされる同時係属の特許
出願第０６／８４７　、３５７号（ＴＩ−１１５３３）
に記載がなされている。

このフィルムを形成するために、ＬＰＧＶＤ反応装置内
でモノシラン（Ｓｉｌ１４）を熱分解することにより、
例えば約１００〜２００人の厚みの薄いアモルファス・
シリコン・フィルムを初めに堆積させる。次に、酸素を
ドーピングした多結晶シリコンの層３４をＬＰＣＶＤ内
で堆積させる。反応物質ガスの混合物で一連の反応によ
り、酸素をドーピングした多結晶シリコン・フィルム３
４とアモルファス・シリコン・フィルム２８とを堆積さ
せることが重要である。酸素をドーピングした多結晶シ
リコン・フィルム３４は、例えばアルゴンなどの不活性
ガス中で５４０℃ないし７００°Ｃの温度でモノシラン
及び亜酸化窒素をＬＰＣＶＤ熱ＣＶＤることによって形
成することができる。このフィルム内の酸素密度はシラ
ンと亜酸化窒素との比率、蒸着温度、圧力により変化さ
せることができる。

酸素がドーピングされた多結晶シリコン・フィルム３４
は、第３図に示されているように、酸素が飽和している
シリコンの微結晶粒と、その粒子間の、その粒子を囲む
不完全酸化物とのシステムである。粒子の寸法と酸化物
の組成とは、酸素密度、蒸着条件、アニーリング条件に
より制御することができる。蒸着温度が低く酸素密度が
高いときには、フィルムは本質的に非晶質であり、不完
全に酸化されたシリコン化合物（５ｉｚＯ、ＳｉＯ及び
５ｉｚＯｉ　）とアモルファス・シリコンとの海の中に
シリコン単結晶がある。従って、酸素はシリコン中での
固体溶解度をかなり上回っているので、アニーリングの
際に分離する傾向がある。Ｓｉ　−Ｓｉ結合より５ｉ−
０結合の方が好都合なので、粒子表面積を最大にするＳ
ｉ　　Ｏ結合に囲まれてＳｉｎｇの海の中で単結晶シリ
コン粒子が形成される。アニーリング時に、全酸素、シ
リコン密度は一定に保たれるが、粒子構造が変化する。

中間帯に近いエネルギーを持つ粒子間誘電体中の多数の
トラップは小さなシリコン粒子を空乏化する傾向がある
。粒子間の酸化物障壁は、フィルムの酸素密度に依存し
て２〜１０人の間で変化する。粒子が空乏化するとフェ
ルミ単位が中間ギャップ・エネルギーに近づき、粒子は
真性の結晶のように振る舞う。電気伝導は粒子間の酸化
物障壁を通るトンネル効果によって生ずる。その結果、
酸素がドーピングされた多結晶シリコン・フィルムは半
絶縁性となり、伝導は酸素密度によって制御される。従
って、酸素がドーピングされた多結晶シリコン・フィル
ムは、境界面フェルミ・ポテンシャルを変化させないシ
リコン不動態化手段となり、粒子間誘電体構造に制御さ
れるフィルムを通る低レベル電流輸送によるフィルムを
通る容量性電荷反射を妨げる。アモルファス粒子３１の
間に溶ける酸化物材料２９と粒子３６との結合が単結晶
面３２の再結合組織を定めるということが理解されるで
あろう。

アモルファス・シリコン・フィル２８と、酸素がドーピ
ングされた多結晶シリコン・フィルム３６とは、適切な
単結晶領域終端特性を定めるが、その後の酸素及び水分
の効果を受けやすい。本来の位置に蒸着されるオキシニ
トリド・フィルム３８とその上の窒化物フィルム３９と
が最後に蒸着されてフィルム構造４０を完成させ、外気
から表面３２を密封する。この−次シールは窒化シリコ
ン・フィルム３９によって形成されており、オキシナイ
トライドフィルム３８は、窒化シリコン・フィルム３９
と、酸素がドーピングされた多結晶シリコン３４との間
で応力を逃がす作用をする。

上記の５ＩＦＯＮＴフイルム４０等の、下地のアモルフ
ァス・シリコンと混合した酸素がドーピングされた多結
晶シリコン・フィルムは、例えば亜酸化窒素などの、酸
素源となる第２ガスを導入しながら温度とモノシラン流
量とを一定に保つことによって極めて簡単に作ることが
できる。この場合、蒸着温度は約５４０〜６５０℃であ
り、アルゴンで希釈したモノシラン（体積で５％）を５
０ｃｃ／分の割合で流す。アモルファス・シリコンを２
分間、約２００人の厚みに蒸着させた後、約３ｃｃ／分
の流量で亜酸化窒素を流し始める。このプロセスにより
、２１人／分の蒸着速度で約１０〜２０％の酸素濃度の
酸素ドーピング多結晶シリコン・フィルムが成長し、例
えば約２５００人の厚みの酸素がドーピングされた多結
晶シリコン・フィルムとなる。酸素がドーピングされた
多結晶シリコン・フィルムが完成すると、温度を酸素ド
ーピング多結晶シリコン蒸着温度から約８１０℃へ傾斜
さセながらアンモニア・ガスを反応し加える。この温度
遷移混合時に、窒化よりむしろ酸化する傾向をもって、
シリコンに冨むオキシナイトライドが成長する。温度が
８１０℃に近づ（と、窒化する傾向が増大する。このプ
ロセスは、亜酸化窒素の流れを止める前に、８１０℃で
安定させることができる。本発明において、前記のアル
ゴンで希釈したモノシランのプロセスについては、オキ
シナイトライド領域全体のアンモニア流量は約２５０ｃ
ｃ／分である。蒸着時間が約３０分間のフィルムについ
ては、オキシニトリド領域の厚みは約ｌ０００人である
。窒化シリコン蒸着条件は、例えば、約１　ｔｏｒｒの
真空で約８１０℃で約５０ｃｃ／分モノシラン（アルゴ
ン希釈）、２５０ｃｃ／分アンモニアである。このプロ
セスの結果、約２０人／分の蒸着速度で約１０００〜２
０００人の厚みとなる。

第４図を参照すると、第３図に関して先に説明した５Ｉ
ＦＯＮＴフイルム４０の蒸着が完了すると、それぞれソ
ース領域及びバックゲー）　ＭＵ域を表わす層１７．１
４．１５が、通常のホトレジストリトグラフィーに次い
で完全乾燥又は乾／湿フィルム・エッチを行なうことに
より、選択的にパターン処理される。先ず、窒化シリコ
ン領域３９及びオキシナイトライド領域３８が、ホトレ
ジスト（図示せず）でマスクされ乾燥ＣＦ、プラズマ・
エッチでエツチングされる。このエツチングは、ｌ　Ｑ
　ｔｏｒｒの真空で、８００ワットの電力でＣＦ、の流
星を３００ｃｃ／分として、行なわれる。このプロセス
で、窒化シリコンは約２５００人分の割合でエツチング
される。このプラズマ・エッチは酸素がドーピングされ
た多結晶シリコン領域３４で著しく遅くなり、これは次
に混合比１０：６：１のＮ１１．（４０％）：ＨｚＯ□
（３０％）：ＩＩＦ（１０％）によってエツチングされ
る。このエッチは本来のホトレジスト（又は、ホトレジ
ストが破壊している場合には、５ｉ３Ｎ４）によりマス
クされる。このエッチは、約２５００人／分の速度で酸
素添加多結晶シリコンを除去する。Ｓ［ＦＯＮＴフィル
ム４０の蒸着後、バッグゲート及びソースのパターン処
理後の構造前の様子を第４図に示す。

最後に、アニーリングを行なって、５ＩＦＯＮＴフイル
ム４０内で酸素を分離させ、３６′で拡大図示した適切
な寸法まで粒子３６を成長させ、単結晶領域表面３２の
本来の酸化物２９を除去し、単結晶領域１７の最終的境
界再結合速度を定める。

拡大した粒子３１’で示すように、アモルファス・シリ
コン層２８の粒子３１も拡大される。アニーリングは、
高温雰囲気中で、例えばｔｏｏｏ℃のアルゴン中で、６
０分間行なうことができる。しかし、この種のアニーリ
ングは単結晶領域全体に摂動を起こさせるが、これは望
ましくない。好ましい方法はハロゲン・ランプを使う急
速アニーリングであるが、これは、単結晶領域全体に摂
動を起こさせないため、約１分間行なわれる。５ＩＦＯ
ＮＴフイルム４０のアニーリング処理の効果は、濃密化
後の粒子及び粒子間構造を示す第５図に図示しである。

５ＩＰＯＮＴフイルム４０のアニーリングが完了すると
、露出した単結晶シリコンは、プロパツールで希釈され
た水酸化カリウムで異方的にエツチングされてソース接
点とバックゲート接点とを形成する。５ＩＦＯＮＴフイ
ルム４０は酸素濃密化によりＫＯＨエツチングに対して
実際上不感であり、従って、５ＩＰＯＮＴフイルム４０
は自動配向エッチ・マスクとして作用する。

＜１１１＞結晶学的エッチ先端部は、５４ＦＯＮＴフイ
ルム４０中の開口部幅によって決まる点で交差する（結
晶学的エッチ先端部が交差すると全ての異方性エッＪン
グが実際上停止する）。従って、第６図に示されている
ように、開口部５１〜５５の幅を変えることにより、自
動配向エッチ・マスクで湿式エッチを１回行なって様々
なエピタキシャル層に同時に接点を設けることができる
。

異方性シリコン・エッチ後、ゲート酸化前に通常の化学
的技術によりウェーファーを洗浄する。

採用すべきゲート酸化システムは複式誘電体システムで
あるが、その詳細は、「不動態化複式誘電体ゲートシス
テムとその製造方法Ｊと題して１９８６年２月２０日に
Ｓ、Ｔ、　Ａｎｇ外により出願され（代理人の記録番号
はＴｌ−１１６６８）、本出願の譲受人に譲渡され、引
用により本明細書の一部分とされた前記の特許出願第０
６／８３１，３７９号に示されている。最初の誘電体層
６０は２酸化シリコンであり、これは通常の熱酸化物か
、あるいは濃密化低圧化学蒸着された（　ｔｏ−ρｒｅ
ｓｓｕｒｅｃｈｅｍｉｃａｌ−ｖａｐｏｒ　ｄｅｐｏｓ
ｉｔｅｄ　：　ＬＰＣＶＤと略記）酸化物である。濃密
化されたしＰＣｖ口酸口吻化物ましいので、それについ
て詳しく説明する。ウェーファー洗浄後、ＬＰＧＶＤ反
応装置（図示せず）内で一様なＬＰＧＶＤシリコン酸化
物層６０を蒸着させる。例えば１９８５年２月の電気学
会誌Ｖｏ１．１３２、階２、第３９０〜３９３頁のＬｅ
ａｒｎ氏による「２酸化シリコンの低圧化学蒸着につい
ての反応のモデル化Ｊ　（”　Ｍｏｄｅｌｉｎｇ　ｏｆ
　ｔｈｅ　Ｒｅａｃｔｉｏｎ　ｆｏｒ　ＬｏｗＰｒｅｓ
ｓｕｒｅ　Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓ
ｉｔｅｄ　５ｉｌｉｃｏｎＤｉｏｘｉｄｅ　’　Ｊｏｕ
ｒｎａｌ　ｏｆ　ｔｈｅ　Ｅｌｅｃｔｒｏｃｈｅｍｉｃ
ａｌＳｏｃｉｅｔｙ　、　Ｖｏｌ、　１３２．１１ｈ２
）に記載されているようなドーム型反応装置が、１００
ｍＴ、４２０℃で酸素の存在下で（２５０ｃｃ／分）モ
ノシラン（２５０ｃｃ／分）の熱分解によりフィルムを
形成するのに特に適していることが分った。酸化物の厚
みは２００人から１０００人（以上）の範囲内である。

次に、ＬＰＧＶＤ酸化物を、ハロゲン・ランプを使って
複式雰囲気急速熱アニーリング法を用いて濃密化する。

先ず、約１１００℃で酸素中で約６０秒間つｉ−ファー
をアニーリングする。次に、酸素を一掃した後、１１０
０°Ｃでアルゴン中で約６０秒間ウェーファーを７ニー
リングする。

５ＩＦＯＮＴフイルム４０の中のニトリド層３９は、露
出していない単結晶領域を酸化雰囲気から保護する。生
成する酸化物は高品質であり、高ゲート・ポテンシャル
での散乱を減少させる急な単結晶終端部をもっている。

固定電荷密度と定着状態密度（ｆａｓｔ　５ｔａｔｅ　
ｄｅｎｓｉｔｉｅｓ　）　　も減少する。

２酸化シリコンを濃密化させた後、第２半絶縁層６１を
藤著させ、これにより複式誘電体ゲート・システムを形
成する。ゲート酸化物に対してそのキャパシタンスをマ
スクするため、誘電率が高く、且つ、２酸化シリコンよ
りはるかに抵抗が低い半絶縁体を使うことが望ましい。

この半絶縁体は実際上電気的には不可視であるが、下地
の２酸化シリコンを保護し、複式誘電体中の電界を分布
させ、下地の２酸化シリコン中の欠陥を電流制限しくピ
ンホールを非破滅的（ｎｏｎ−ｃａｔａｓｔｒｏｐｈｉ
ｃ　）にし）、２酸化シリコンの固定電荷密度と可動イ
オン密度とを減少させるものである。２酸化シリコン層
６０が半絶縁体層６１によりゲート金属６２から保護さ
れているので、金属の仕事関数が変化し２酸化シリコン
層６０は金属処理から保護される。

幾つかの半絶縁体を利用することができるが、ドーピン
グされていないポリシリコンが適当であることが分って
いる。従って、約２００人ないし１０００人の間の厚み
のドーピングされていないポリシリコンの薄い層６１を
、低圧化学蒸着反応装置内で約６２０℃でモノシランを
還元することにより、蒸着させる。ポリシリコン蒸着後
、ウェーファー上に窒化チタンの薄い層６３を約１００
０人ないし２０００人の間の厚みにスパッタリングする
。窒化チタン層６３は１５ｍＴのスパッタリング圧力で
４．５　ｋＶＡ、の電力でアルゴン／窒素雰囲気中でス
パッタリングされ、窒化物は、複式誘電体ゲートを不動
態化し保護するために金属、イオン、及び湿気に対する
拡散障壁となる導電性ガラスとして作用する。（ゲート
金属をポリシリコン・フィルムと反応させないことが重
要である。）最後に、例えば約５０００人の厚みのアル
ミニウムなどのゲート金属６２を窒化チタン層６３上に
蒸着又はスパッタリングさせることができる。場合によ
っては、窒化チタン層６３で接点を作ることができ、ア
ルミニウム・ゲート金属６２を使う必要がない、という
ことが理解されるであろう。

ここで第８図を参照する。ゲヘート構造は次にパターン
処理され、参照数字７０．７１で示したゲート領域を除
いて全領域から除去される。アルミニウム６２は乾燥プ
ラズマ・エッチ又は通常のリン酸湿式エッチでエツチン
グされる。窒化チタン層６３は、ＣＦ４プラズマ・エッ
チなどの乾燥工・７チで容易にエツチングされる。ポリ
シリコンはＣＦ４プラズマ・エッチでエツチングされて
濃密化ＬＰＣＶＤ酸化物６０を露出させる。濃密化され
たＬＰＣＶＤ　ＳｉＯ□の層６０は、以降の処理工程に
起因する損傷からソース接点領域を保護するために、故
意に残される。

ここで第９図を参照する。ゲートのパターン処理後、誘
電体臭７５を付着させる。多様な材料を利用することが
できるが、この誘電体臭として用いるのに有機ポリイミ
ドが特に適していることが分った。特に、’ＰＬＸ１４
００Ｊという商標でＨｉｔａｃｈｉが販売している材料
を特に有利に使うことができる。従って、ポリアミン酸
樹脂をウェーファー上にかけ、平らな表面上で約３〜５
ミクロンの厚みのポリイミド層７５を形成する。以下説
明するように、傾斜エッチを可能にするため、ポリイミ
ド層７５を部分的にイミド化するために、エッチ前にポ
リイミド層７５を１００℃で約２０分間焼き固める。こ
の目的のために、ホトレジスト（図示せず）をかけ、露
光させ、現像して所望の道領域７８．７９．８０を画定
する。次に、イソプロピルアルコールで希釈したテトラ
メチルアンモニウムヒドロキシドを使って超音波か（は
んを行いながらポリイミド層７５をエツチングし、スラ
イスを２１０℃で焼いて溶剤を除去し、ホトレジストを
はぎ取る。次に３５０℃で焼いてポリイミドを充分にイ
ミド化し、これをエツチングに対して不感にする。ポリ
イミド層７５をイミド化する際に、シリコン表面を保護
しておかないと、ガス抜き生成物がシリコン表面を汚染
する可能性があることに留意すべきである。従って、残
っている濃密化されたＬＰＧＶＤ酸化物が表面保護手段
となる。

次にウェーファを除灰し、希薄なフッ化水素酸浸清エッ
チにさらしてｉ！７８〜８０を洗浄する。

このフン化水素酸つや消し剤はソース道内の濃密化され
たＬＰＣＶＤ酸化物を除去し、第９図に示すように清浄
なシリコン表面道を残す。

最後に、第１０図を参照する。窒化チタン拡散障壁８１
とともに複数金属システム８０を付加する。ウェーファ
ーをスパッターチャンバに挿入し、ハックスパッターに
さらしてシリコン・ソース道を清浄化するとともにポリ
イミド層７５の表面を粗くする。次に、上記と同様にし
て窒化チタン層８１をスパッタリングで付設する。窒化
チタンのスパッタリング後、ウェーファーを蒸発器に装
入し、そこでアルミニウム、チタン、ニッケル、銅の複
数金属サンドインチ構造を薄着させる。アルミニウムは
主な感体として作用する。チタンは接着促進手段となり
、ニッケル及び銅は非腐食性金属システムとして作用す
る。チタンとニッケルとは金属間化合相転移を持つこと
に留意するべきである。サンドイッチ構造の１例は、ア
ルミニウム（２〜３ミクロン）、チタン（１０００人）
、チタン−ニッケル（１０００人）、ニッケル（２５０
０人）、１同（４０００人）である。このアルシミニウ
ム−チタン−二ソケルー銅のサンドインチ構造は、単一
ホトレジスト、３段階湿式エッチプロセスで容易にパタ
ーン処理することができる。銅は希薄な硝酸１１ＮＯ３
（４０％）：Ｈ２Ｏ（９０％）で１５秒間エツチングす
る。チタンとニッケルとは過酸化水素溶液ｌＩ２０□（
５％）：ｔｌＦ（５％）：１１□０（９０％）で４５秒
間エツチングする。アルミニウムはリン酸溶液Ｈ３Ｐ０
４（７６％）　　：ＨＮＯ３（３％）二Ｃｌ１ｚＣＯＯ
Ｉｌ　（１５％）：ＨｚＯ（５％）で約５分間エツチン
グする。最後に、窒化チタンはＣＦ、プラズマ・エッチ
でエツチングする。

複数金属エツチング終了後、ウェーファーを４５０℃で
焼結する。その結果として得られる金属システムは、窒
化チタンフィルム８１、ポリイミド・フィルム７５．５
ＩＦＯＮＴフイルム４０と協働して、気密性の非腐食性
ウェーファーを支持する。アルミニウムはリン酸ケイ酸
塩ガラスとは接続せず、敏感な区域は全て、例えばハロ
ゲン化物などの有害なイオンと湿気とから遮断される。

そし故、リード線のガルバニック腐食は完全に防止され
る。更に、下地の半絶縁フィルムと関連して用いた電荷
制御技術により効果的に気密性ウェーファーを製作する
ことができる。

（発明の効果） 上記の気密性・高電圧エピタキシャル・ポリイミドＶＭ
Ｏ５は多くの利点を持っており、半絶縁フィルムによっ
て、表面再結合速度を本質的に密閉的に束縛して電界単
結晶領域と接合部単結晶領域との理想的終端を与える。

半絶縁フィルムの抵抗効果は逆バイアスのドレーンパッ
クゲート接合部の電界を分布させ緩和させる。半絶縁フ
ィルムは主な容量成分をゲート領域に残して実質的に全
てのフィールド・キャパシタンスを自動配向的に減じろ
。提案された複式誘電体ゲート構造は、低温熱処理の質
を高め、表面ｉｔ＆乱効果を減少させて相互コンダクタ
ンスを高め、ゲート誘電体をピンホールと金属処理とか
ら保護し、ゲート誘電体を破滅的電界効果から保護しく
すなわち、向上したＥＳＤ保護）、ゲート領域を湿式効
果による電子捕獲に対して不感にする。この気密性・高
電圧エピタキシャル・ポリイミド絶縁ＶＭＯ３は、バイ
ポーラ装置と競うことのできる低コストで高品質の装置
である。

本発明をある程度特定的に記述し図示したが、この開示
は例示的にのみなされており、特許請求の範囲の欄に記
載した本発明の精神と範囲とから逸脱せずに当業者は部
分や工程の組合せや構成を様々に変更することができる
ということが理解されるであろう。

以上の記載に関連して、以下の各項を開示する。

（１）＜１００＞シリコン基板と、前記基板に存在する
連続した複数のＮ型及びＰ型のエピタキシャル層とから
成る電力用？’１Ｏ５ｒ’ＥＴ　。

（２）前記複数の層の個数は４であることを特徴とする
上記（１）に記載のＭＯＳＦＥＴ　。

（３）前記電力用ＭＯＳＦＥＴはＮチャヱル装置である
ことを特徴とする上記（２）に記載のＭＯＳＦＥＴ　。

（４）前記基板上に存在する第１層はドリフト領域を形
成するＮ型層であることを特徴とする上記（３）に記載
のＭＯＳＦＥＴ　。

（５）前記第１層は厚みが１０ミクロンであり、且つ、
当該装置の逆方向ブロッキング特性を定めるに充分なレ
ベルにリンがドーピングされていることを特徴とする上
記（４）に記載のＭＯＳＦＥＴ　。

（６）基底状態で空乏化され高状態（ｈｉｇｈ　５ｔａ
ｔｅ　）で逆転されてバックゲートを形成する第１層上
に存在するＰ型層を更に有することを特１攻とする上記
（５）に記載のＭＯＳＦＥＴ　。

（７）　前記Ｐ型層は、強くドーピングされたＰ型層と
、前記の強くドーピングされたＰ型層とドリフト領域と
の間に存在して当該装置の逆方向破壊特性を改善する軽
くドーピングされたＰ型層とから成ることを特徴とする
上記（６）に記載のＭＯＳＦＥＴ　０ （８）前記の軽くドーピングされたＰ型層は厚みが約２
ないし３ミクロンでホウ素のドーピング密度が約５ＸＩ
ＯＩ６ｃＪであり、前記の強くドーピングされたＰ型層
は厚みが約１ないし２ミクロンでホウ素のドーピング密
度が約５　Ｘ　１０　”ｃＪであることを特徴とする上
記（７）に記載の？ｌ０ＳＦＥＴ　　。

（９）前記Ｐ型層はゲルマニウムで逆ドーピングされ、
逆転層移動度を向上させたことを特徴とする上記（８）
に記載のＭＯＳＦＥＴ　。

（１０）リンのドーピング密度が約５　Ｘ　Ｉ　Ｑ　”
ｃ＋ａで厚みが２ないし４ミクロンのソース領域を形成
するＮ型最上層を更に有することを特徴とする上記（６
）に記載の電力用ＭＯＳＦＥＴ　。

（１１）＜　１００　＞シリコン基板と、当該装置の逆
方向ブロッキング特性を確立するに充分なリンのドーピ
ング・レベルを持った約１０ミクロンの厚みのＮ型ドリ
フト領域を含む第１層と、 前記第１層上に存在し、基底状態で空乏化され高状態で
逆転されてハックゲートを成すＰ壁領域を含む第２層と
、 厚みが約２ないし４ミクロンでリンのドーピング密度が
約５Ｘ１０”ａｄのソース領域を形成するＮ型領域を含
む第３層とから成るＮチャネル電力用ＭＯＳＦＥＴ　。

（１２）前記第２層は第１及び第２の副層を有し、前記
第１副層は、ホウ素のドーピング密度が約５×ｌＯ”ｃ
ｎｌで厚みが約２ないし３ミクロンで当該装置の逆方向
破壊特性を向上させる、前記第１層上の軽くドーピング
されたＰ壁領域を含み、 前記第２副層は、厚みが約１ないし２ミクロンでホウ素
のドーピング密度が約５Ｘ１０”ｃ＋＋１のチャネル・
バンクグランド領域を含むことを特徴とする上記（１１
）に記載の電力用ＭＯＳＦＥＴ。

（１３）前記第２層はゲルマニウムで逆ドーピングされ
、逆転層移動度を向上させたことを特徴とする上記（１
２）に記載の電力用ＭＯ３Ｆ［ＥＴ　。

（１４）約ｌＯ〜２０％の酸素密度に酸素がドーピング
された多結晶シリコン・フィルムと、この多結晶シリコ
ン・フィルム上に選択的にパターン処理されたソース領
域及びハックゲート領域と、 当該装置上の複式誘電体ゲートとから成るトランジスタ
構造。

（１５）前記複式誘電体ゲートは、 最初の２酸化シリコンの誘電体と、 この最初のものの上に存在し、下地の２酸化シリコンを
保護し、この複式誘電体中の電界を分布させ、下地の２
酸化シリコン中の欠陥を電流制限しくピンホールを非破
滅的にし）、この２酸化シリコン中の固定電荷密度と可
動イオン密度とを減少させる第２の半絶縁体とから成る
ことを特徴とする上記（１４）に記載の装置。

（１６）前記半絶縁体は、厚みが約２００人ないし１０
００人のドーピングされていないポリシリコンであるこ
とを特徴とする上記（１５）に記載の装置。

（１７）複式誘電体ゲートを不動態化し且つ保護するた
めに金属、イオン及び水分に対する拡）１シ障壁となる
導電性ガラスを成す約１０００人ないし２０００人の厚
みの窒化チタンの層をウェーファー上に更に有すること
を特徴とする上記（１６）に記載の装置。

（１８）約５０００人の厚みのアルミニウム・ゲート金
属を窒化チタン上に更に有することを特徴とする上記（
１７）に記載の装置。

（１９）当該装置上に有機ポリイミド誘電体臭を更に有
することを特徴とする上記（１７）に記載の装置。

（２０）当該装置上に有機ポリイミド誘電体臭を更に有
することを特徴とする上記（１８）に記載の装置。

（２１）アルミニウム、チタン、ニッケル及び銅の複数
金属サンドインチ構造が当該装置上に更に蒸着されてお
り、アルミニウムは主な導体として、チタンは接着促進
手段として、ニッケル及び銅は非腐食性金属システムと
して作用することを特徴とする上記（２０）に記載の装
置。

（２２）基板を設け、 この基板を、一連の隣接したチャンバを有する複数チャ
ンバ連続化学蒸着反応装置に通し、基板を複数の独立の
化学反応にさらし、前記チャンバの各々の中のキャリヤ
・ガス及び反応物質ガスの流量を制御して基板上の層の
蒸着を制御することによって基板上にＰ型及びＮ型のエ
ピタキシャル・シリコンの連続した層を形成する工程か
ら成る電力用ＭＯＳＦＥＴ装置の製造方法。

（２３）前記キャリヤ・ガスとして水素化クロロシラン
を供給することを特徴とする上記（２２）に記載の方法
。

（２４）前記反応物質ガスとしてドーピング・ガスを供
給して前記水素化クロロシラン・キャリヤ・ガスを還元
することを特徴とする上記（２３）に記載の方法。

（２５）ドーピング・ガスを供給する前記の工程はホイ
フィンを供給する工程であることを特徴とする上記（２
４）に記載の方法。

（２６）ドーピング・ガスを供給する前記の工程はジボ
ランを供給する工程であることを特徴とする上記（２４
）に記載の方法。

（２７）水素化クロロシランを前記キャリヤ・ガスとし
て供給する前記の工程はジスクロロシランを供給する工
程であり、 反応物質ガスを供給する前記の工程は、ドーピング・ガ
スとしてジボランを流量を制御して供給する工程であり
、 このジボランでそのジスクロロシランを還元してＰ型エ
ピタキシャル・シリコンを薄着させることを特徴とする
上記（２３）に記載の方法。

（２８）水素化クロロシランを前記キャリヤ・ガスとし
て供給する前記の工程はジスクロロシランを供給する工
程であり、 反応物質ガスを供給する前記の工程は、ドーピング・ガ
スとしてホスフィンを流量を制御して供給する工程から
成り、 このホスフィンでそのジスクロロシランを還元してＮ型
エピタキシャル・シリコンを蒸着させることを特徴とす
る上記（２３）に記載の方法。

（２９）ドーパントを含んだゲルミンを流量を制御して
導入することによりエピタキシャル・シリコンを逆ドー
ピングする工程を更に有することを特徴とする上記（２
３）に記載の方法。

（３０）高電圧接合部を、 その接合部上に窒化シリコン・フィルムを蒸着させ、 そのフィルムをパターン処理してエッチマスクを形成し
、 独特のエッチ液でそのシリコンを優先的にエツチングす
ることによって設け、 更に、 異方性シリコン・エツチングにより画成されたその高電
圧接合部を不動態化し終端させる絶縁堀を設ける工程を
更に有することを特徴とする上記（２３）に記載の方法
。

（３１）前記エッチ液は、約８５°Ｃの、プロパツール
で希釈した水酸化カリウムであることを特徴とする上記
（３０）に記載の方法。

（３２）基板の表面の再結合速度を定める工程を更に含
むことを特徴とする上記（２３）に記載の方法。

（３３）ｇ板表面の再結合速度を定める前記工程は、ｃ
ｃｖｏ反応装置内でモノシラン（５ｉｌｌ＜　）を熱分
解することにより約１００人ないし２００人の厚みの薄
いアモルファス・シリコン・フィルムを蒸着させ、約５
４０℃ないし７００℃の温度で不活性キャリヤ・ガス中
でモノシランと亜酸化窒素とをＬＰＣＶＤ熱分解するこ
とにより、酸素でドーピングされた多結晶シリコンの層
を蒸着させる工程から成っており、これにより、次のア
ニーリング時に酸化物がアモルファス・シリコン・フィ
ルムの粒子間で溶けることを特徴とする上記（３２）に
記載の方法。

（３４）＜　１００　＞の表面方向を持ったシリコンの
基板を設け、 一連の隣接したチャンバを持ち、その中でのキャリヤ・
ガスと反応物質ガスとの流量と圧力とを制御することに
よって独立の化学反応をその内部で起こさせることので
きる複数チャンバ連続化学薄着（ＣＣＶＤ　）反応装置
を設け、その連続反応装置に１回通して、流量を制御し
たジボランの存在下でジスクロロシランを還元してＰ型
エピタキシャル・シリコンを蒸着させ、流量を制御した
ホスフィンの存在下でジスクロロシランを還元してＮ型
エピタキシャル・シリコンを蒸着させることによってＰ
型及びＮ型のエピタキシャル・シリコンの連続した層を
基板上に蒸着させる工程から成る電力用ＭＯＳＦＥＴ装
置の製造方法。

（３５）ドーパントを含んだゲルミンを２を量を制御し
て導入することによってエピタキシャルシリコンを逆ド
ーピングする工程を更に有することを特徴とする上記（
３４）に記載の方法。

（３６）高電圧接合部を、 その接合部上に窒化シリコン・フィルムを蒸着させ、 そのフィルムをパターン処理してエッチ・マスクを形成
し、 プロパツールで希釈した水酸化カリウｌ、で８５℃でシ
リコンを優先的にエツチングすることによって画成する
工程を更に含み、 更に、この高電圧接合部を不動態化し終端させる絶縁堀
を設けることを特徴とする上記（３５）に記載の方法。

（３７）層内で結晶学的エッチ先端部が交差する深さを
制御するため個々の窒化シリコン開口部の幅を制御する
工程を更に含むことを特徴とする上記（３５）に記載の
方法。

（３８）基板表面の再結合速度を定める工程を更に含む
ことを特徴とする上記（３４）に記載の方法。

（３９）基板表面の再結合速度を定める前記の工程は、
ＣＣＶＤ反応装置内でモノシラン（５ｉｌ１４）を熱分
解することにより１００人ないし２００人の厚みの薄い
アモルファス・シリコン・フィルムを蒸着させる工程か
ら成り、これにより、次のアニーリングの際に酸化物が
アモルファス粒子間に溶けることを特徴とする上記（３
７）に記載の方法。

（４０）反応物質ガスの混合物を使って、ＣＣＶＤ反応
装置内で一連の反応により、酸素がドーピングされた多
結晶シリコンの層を蒸着させる工程を更に含むことを特
徴とする上記（３８）に記載の方法。

【図面の簡単な説明】

第１図は本発明の原理に従って成長させた４つのエピタ
キシャル・フィルムを含む典型的Ｎチャネル電力用ＭＯ
ＳＦＥＴの断面図である。 第２図は本発明に従って成長させた数個のエピタキシャ
ル層をその上に有する基板の断面側面図であり、本発明
に従って高電圧接合部を不動態化し終端させるために絶
縁堀を画成する異方性シリコン・エツチング技術を示す
。 第３図は、本発明の原理に従って、酸素が飽和した単結
晶シリコン粒子と、その粒子間でこれを囲む不完全酸化
物との系を持った、酸素がドーピングされた多結晶シリ
コン・フィルムの断面側面図である。 第４図は、本発明による、第３図のフィルムを蒸着し、
バックゲートとソースとをパターン処理した後のウェー
ファーの断面を示す側面図である。 第５図は、本発明による、濃密化後の、第３図のフィル
ムの粒子と粒子間構造とを示す。 第６図は、本発明によりその上にエピタキシャル層を形
成したウェーファーの断面側面図であり、本発明による
ＭＯＳＦＥＴ装置の構造における第３図のフィルムの開
口部幅を変えることにより達成される効果を示す。 第７図は本発明の装置の好ましい一実施例の断面（ｊｌ
、１１面図であり、バックゲート領域のゲート構造を示
す。 第８図は、本発明によって形成したウェーファーの側面
図であり、本発明の方法に従ってＣＦ、プラズマエッチ
でポリシリコンをエツチングする方法を示す。 第９図は本発明のウェーファーの断面側面図であり、本
発明によりソース道内で濃密化されたＬＰＧＶＤ酸化物
をフッ化水素酸つや消し剤で除去する方法を示す。 第１０図は本発明に従って製造した最終的ＭＯＳＦＥＴ
装置構造の断面側面図でる。 １２・・・Ｎ型エピタキシャル層、 ２０・・・窒化シリコン層、 ２２・・・開口部、 ４０・・・　５ＩＦＯＮＴ　フィルム、６０・・・二酸
化シリコン層、 ７５・・・ポリイミド層、 ８１・・・窒化チタン層。

Claims (1)

1. 【特許請求の範囲】 　〈１００〉シリコン基板と、 前記基板に存在する連続した複数のＮ型及びＰ型のエピ
   タキシャル層とから成る電力用ＭＯＳＦＥＴ。