JPS62287706A - 直流電力増幅回路 - Google Patents
直流電力増幅回路Info
- Publication number
- JPS62287706A JPS62287706A JP61131410A JP13141086A JPS62287706A JP S62287706 A JPS62287706 A JP S62287706A JP 61131410 A JP61131410 A JP 61131410A JP 13141086 A JP13141086 A JP 13141086A JP S62287706 A JPS62287706 A JP S62287706A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- load
- transistors
- emitter
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003321 amplification Effects 0.000 abstract description 4
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
〔産業上の利用分野〕
本発明は直流電力増幅回路に関し、特に入力信号に応じ
て、ＤＣモータ等に電力を供給する負荷駆動のための電
力増幅回路に関する。
て、ＤＣモータ等に電力を供給する負荷駆動のための電
力増幅回路に関する。
モータ等の負荷に直流電流を供給し、負荷を駆動する直
流電力増幅回路は種々の方法が考えられているが、比較
的低い電源電圧で大きな電力を負荷に供給する方法とし
ては、ブリッジ形（略称Ｈ型）駆動回路が用いられる。
流電力増幅回路は種々の方法が考えられているが、比較
的低い電源電圧で大きな電力を負荷に供給する方法とし
ては、ブリッジ形（略称Ｈ型）駆動回路が用いられる。
これは、第２図に示すように、ブリッジ形（２列）に配
置された４つのトランジスタにより出力段を構成し、正
および負極性の駆動に対しては対角のトランジスタをそ
れぞれオンにして負荷、に電力を供給するものであり、
正負両極性の駆動が可能である上に負荷には極性によら
ず、はぼ電源電圧いっばいの電圧を印加することができ
、負荷の片側を接地する単一端子出力形（Ｓｉｎｇｌｅ
Ｅｎｄｅｄ型又はＹ型）の電力増幅回路に比べて、負
荷に供給できる電力が大きくなるという特徴がある。
置された４つのトランジスタにより出力段を構成し、正
および負極性の駆動に対しては対角のトランジスタをそ
れぞれオンにして負荷、に電力を供給するものであり、
正負両極性の駆動が可能である上に負荷には極性によら
ず、はぼ電源電圧いっばいの電圧を印加することができ
、負荷の片側を接地する単一端子出力形（Ｓｉｎｇｌｅ
Ｅｎｄｅｄ型又はＹ型）の電力増幅回路に比べて、負
荷に供給できる電力が大きくなるという特徴がある。
しかし、上述した従来のブリッジ形増幅回路は駆動の方
向（極性）に応じて対角のトランジスタをオンしなけれ
ばならないため制御が複雑となり、特にリニア動作をさ
せようとすると、出力段の前段に位相反転回路が必要と
なり、回路構成が複雑である上に特性も十分ではないと
いう欠点があった。
向（極性）に応じて対角のトランジスタをオンしなけれ
ばならないため制御が複雑となり、特にリニア動作をさ
せようとすると、出力段の前段に位相反転回路が必要と
なり、回路構成が複雑である上に特性も十分ではないと
いう欠点があった。
＠２図を参照して詳しく説明すると、負荷４０に正極性
の電流を供給する際にはトランジスタ３０がオンになり
、そのエミッタ電位が高くなることだよりトランジスタ
３３をオンにするとともに、そのコレクタ電位が低くな
ることによりトランジスタ３４をオンにして負荷４０に
電流を供給する。
の電流を供給する際にはトランジスタ３０がオンになり
、そのエミッタ電位が高くなることだよりトランジスタ
３３をオンにするとともに、そのコレクタ電位が低くな
ることによりトランジスタ３４をオンにして負荷４０に
電流を供給する。
一方、負荷性の電流を供給する際にはトランジスタ３１
がオンになることによりトランジスタ３２と３５をオン
にして負荷４０に負極性の電流を供給する。
がオンになることによりトランジスタ３２と３５をオン
にして負荷４０に負極性の電流を供給する。
このような動作を行うためには、トランジスタ３０およ
び３１のベースには正の半サイクルの信号のみを供給す
る必要があり、このために半波整流回路、極性反転回路
等複雑な回路を付加しなければならない。また正から負
極性への切りかわシの際忙は、トランジスタ３３と３４
がオフとなると同時にトランジスタ３２と３５がオンに
ならなければならないが、半波整流回路等では、この切
りかえが正確に行なわれるような信号を作り出すことは
困難であり、負荷に供給される出力電流にはクロスオー
バー歪みが避けられず、この点を改善しようとすると、
トランジスタ３２と３３あるいはトランジスタ３４と３
５が同時にオンになることによる電力ロスが発生すると
いう問題があった。
び３１のベースには正の半サイクルの信号のみを供給す
る必要があり、このために半波整流回路、極性反転回路
等複雑な回路を付加しなければならない。また正から負
極性への切りかわシの際忙は、トランジスタ３３と３４
がオフとなると同時にトランジスタ３２と３５がオンに
ならなければならないが、半波整流回路等では、この切
りかえが正確に行なわれるような信号を作り出すことは
困難であり、負荷に供給される出力電流にはクロスオー
バー歪みが避けられず、この点を改善しようとすると、
トランジスタ３２と３３あるいはトランジスタ３４と３
５が同時にオンになることによる電力ロスが発生すると
いう問題があった。
本発明の直流電力増幅回路は、ベースを入力とする第１
のＮＰＮ トランジスタと、ベースヲ一定値にバイアス
されエミッタを第１のトランジスタのエミッタに接続さ
れた第２のＰＮＰトランジスタと、第１のトランジスタ
のベールと共通の入力をベースに受ける第３のＰＮＰ
トランジスタと、ベースを一定値にバイアスされ、エミ
ッタを第３のトランジスタのエミッタに接続された第４
のＮＰＮトランジスタと、ブリッジ形に構成されそれぜ
れのベースを前記第１から第４の４つのトランジスタの
それぞれに接続された４つのトランジスタとから構成さ
れており、従来の方式で必要であった半波整流回路、極
性反転回路等を付加することなく負荷を正負両極性で駆
動できる。また極性の切換えは、入力信号のレベル（極
性）に応じて行なわれ、従来問題となった半波ごとに入
力信号を切りかえることによるクロスオーバ歪みを殆ん
ど無くなるという特徴も有している。
のＮＰＮ トランジスタと、ベースヲ一定値にバイアス
されエミッタを第１のトランジスタのエミッタに接続さ
れた第２のＰＮＰトランジスタと、第１のトランジスタ
のベールと共通の入力をベースに受ける第３のＰＮＰ
トランジスタと、ベースを一定値にバイアスされ、エミ
ッタを第３のトランジスタのエミッタに接続された第４
のＮＰＮトランジスタと、ブリッジ形に構成されそれぜ
れのベースを前記第１から第４の４つのトランジスタの
それぞれに接続された４つのトランジスタとから構成さ
れており、従来の方式で必要であった半波整流回路、極
性反転回路等を付加することなく負荷を正負両極性で駆
動できる。また極性の切換えは、入力信号のレベル（極
性）に応じて行なわれ、従来問題となった半波ごとに入
力信号を切りかえることによるクロスオーバ歪みを殆ん
ど無くなるという特徴も有している。
以下に本発明について図面を参照して詳しく説明する。
第１図は本発明の直流電力増幅回路の一実施例を示す回
路図である。負荷２９に供給する電流を制御するための
制御入力信号１０１が入力すると演算増幅器１０はその
出力電圧を入力に応じて上下させる。演算増幅器１０の
出力は第１ＯＮ Ｐ Ｎトランジスタ１１と第３のＰＮ
ＰＮトランジスタ１３−ス忙接続されており、演算増幅
器１０の出力１に圧が高くなると、第１のＮＰＮトラン
ジスタ１１がオンとなる。第１のトランジスタ１１のエ
ミッタは抵抗２１を介して第２のＰＮＰＮトランジスタ
１２ミッタと接続されており、第２のトランジスタ１２
０ベースはダイオード２０と抵抗２３及び２４により一
定値にバイアスされているから、第１のトランジスタ１
１のエミッタｉｉは第２のトランジスタ１２のエミッタ
に流れ込む。
路図である。負荷２９に供給する電流を制御するための
制御入力信号１０１が入力すると演算増幅器１０はその
出力電圧を入力に応じて上下させる。演算増幅器１０の
出力は第１ＯＮ Ｐ Ｎトランジスタ１１と第３のＰＮ
ＰＮトランジスタ１３−ス忙接続されており、演算増幅
器１０の出力１に圧が高くなると、第１のＮＰＮトラン
ジスタ１１がオンとなる。第１のトランジスタ１１のエ
ミッタは抵抗２１を介して第２のＰＮＰＮトランジスタ
１２ミッタと接続されており、第２のトランジスタ１２
０ベースはダイオード２０と抵抗２３及び２４により一
定値にバイアスされているから、第１のトランジスタ１
１のエミッタｉｉは第２のトランジスタ１２のエミッタ
に流れ込む。
従って、第１のトランジスタ１１がオンになるとき、第
２のトランジスタ１２もオンとなυ、それぞれのコレク
タからは極性が逆で値の等しい電流が出力される。
２のトランジスタ１２もオンとなυ、それぞれのコレク
タからは極性が逆で値の等しい電流が出力される。
一方、演算増幅器１０の出力電圧が低くなると第】のト
ランジスタ１１はオフとなシ、第３のＰＮＰ ｌ−ラン
ジスタ１２がオンとなる。第３のトランジスタ１３のエ
ミッタは抵抗２２を介して第４のＮＰＮトランジスタ１
４のエミッタと接続されており、第４のトランジスタ１
４のベースは、ダイオード２０と抵抗２３及び２４に↓
り一定値にバイアスされており、第３のトランジスタ１
３のエミッタ電流と第４のトランジスタ１４のエミッタ
から流れ出る電流は同じ値となる。従って第３のトラン
ジスタ１３がオンになるとき、第４のトランジスタ１４
もオンになり、それぞれのコレクタ電流の値は等しくな
る。
ランジスタ１１はオフとなシ、第３のＰＮＰ ｌ−ラン
ジスタ１２がオンとなる。第３のトランジスタ１３のエ
ミッタは抵抗２２を介して第４のＮＰＮトランジスタ１
４のエミッタと接続されており、第４のトランジスタ１
４のベースは、ダイオード２０と抵抗２３及び２４に↓
り一定値にバイアスされており、第３のトランジスタ１
３のエミッタ電流と第４のトランジスタ１４のエミッタ
から流れ出る電流は同じ値となる。従って第３のトラン
ジスタ１３がオンになるとき、第４のトランジスタ１４
もオンになり、それぞれのコレクタ電流の値は等しくな
る。
第１のトランジスタ１１あるいは第３のトランジスタ１
３がオンになる条供は第２のトランジスタ１２および第
４のトランジスタ１４のベースバイアス電圧によって規
定され、第１のトランジスタ１１のベース逆圧が第２の
トランジスタ１２に対し、第１のトランジスタ１１およ
び第２のトランジスタ１２のベース−エミッタ間オン電
圧より高くなると、第１のトランジスタ１工および第２
のトランジスタ１２がオンとなる。同様に第３のトラン
ジスタ１３のベース電圧が第４のトランジスタ１４のベ
ース電圧に対し、第３のトランジスタ１３および第４の
トランジスタ１４のベースエミッタ間オン電圧より低く
なると、第３のトランジスタ１３および第４のトランジ
スタ１４がオンになる。従って第２のトランジスタ１２
と第４のトランジスタ１４のベース電位が適正な値にな
るように、ダイオード２０等の調整によりバイアス電圧
を設定すると、第１のトランジスタ１１と第３のトラン
ジスタ１３のオンオフの切りかわりが殆んど連続的ビ行
なわれるようになり、クロスオーバ歪みは殆んど生じな
くなる。
３がオンになる条供は第２のトランジスタ１２および第
４のトランジスタ１４のベースバイアス電圧によって規
定され、第１のトランジスタ１１のベース逆圧が第２の
トランジスタ１２に対し、第１のトランジスタ１１およ
び第２のトランジスタ１２のベース−エミッタ間オン電
圧より高くなると、第１のトランジスタ１工および第２
のトランジスタ１２がオンとなる。同様に第３のトラン
ジスタ１３のベース電圧が第４のトランジスタ１４のベ
ース電圧に対し、第３のトランジスタ１３および第４の
トランジスタ１４のベースエミッタ間オン電圧より低く
なると、第３のトランジスタ１３および第４のトランジ
スタ１４がオンになる。従って第２のトランジスタ１２
と第４のトランジスタ１４のベース電位が適正な値にな
るように、ダイオード２０等の調整によりバイアス電圧
を設定すると、第１のトランジスタ１１と第３のトラン
ジスタ１３のオンオフの切りかわりが殆んど連続的ビ行
なわれるようになり、クロスオーバ歪みは殆んど生じな
くなる。
なお、トランジスタのエミッタ間に挿入された抵抗２１
および２２は第１および第２のトランジスタ１１および
１２、あるいは第３および第４のトランジスタ１３およ
び１４に流れる電流が急激に変化するのを押え、リニア
増幅動作を安定に行なわせるだめのもので基本的には無
くても動作する。
および２２は第１および第２のトランジスタ１１および
１２、あるいは第３および第４のトランジスタ１３およ
び１４に流れる電流が急激に変化するのを押え、リニア
増幅動作を安定に行なわせるだめのもので基本的には無
くても動作する。
出力段は４つのトランジスタ１５，１６．１７および１
８によるブリッジ構成となっており、トランジスタエ５
と１６のコレクタが接続されて負荷２９の一端につなが
り、トランジスタ】７と１８のコレクタが接続されて負
荷２９のもう一方の端子に接続されている。
８によるブリッジ構成となっており、トランジスタエ５
と１６のコレクタが接続されて負荷２９の一端につなが
り、トランジスタ】７と１８のコレクタが接続されて負
荷２９のもう一方の端子に接続されている。
トランジスタ１５のベースには第１トランジスタ１１の
コレクタが接続され、トランジスタ１８のベースには第
２のトランジスタ１２のコレクタが接続されており、第
１のトランジスタ１１がオンになると、トランジスタ１
５およびトランジスタ１８がオンになって負荷２９に正
極性の電流を供給する。また、トランジスタ１６のベー
スには第３のトランジスタ１３のコレクタが接続され、
トランジスタ１８のベースには第４のトランジスタ１４
のコレクタが接続されており、第３のトランジスタ１３
がオンになると、トランジスタ１６および１７がオンと
なって負荷２９に負極性の電流を供給する。即ち、第１
および第３のトランジスタ１１および１３のベースに入
力する電圧（演算増幅器１．０の出力電圧）に応じて、
負荷２９には正負の１！流が供給される。
コレクタが接続され、トランジスタ１８のベースには第
２のトランジスタ１２のコレクタが接続されており、第
１のトランジスタ１１がオンになると、トランジスタ１
５およびトランジスタ１８がオンになって負荷２９に正
極性の電流を供給する。また、トランジスタ１６のベー
スには第３のトランジスタ１３のコレクタが接続され、
トランジスタ１８のベースには第４のトランジスタ１４
のコレクタが接続されており、第３のトランジスタ１３
がオンになると、トランジスタ１６および１７がオンと
なって負荷２９に負極性の電流を供給する。即ち、第１
および第３のトランジスタ１１および１３のベースに入
力する電圧（演算増幅器１．０の出力電圧）に応じて、
負荷２９には正負の１！流が供給される。
トランジスタ１７のエミッタと正Ｎ？ｉＡ （＋ＶＤＤ
）の間には負電流検出用の抵抗２５が接続され、トラ
ンジスタ１８のエミッタと負電源（−Ｖｓｓ）の間には
正電流検出用の抵抗２６が接続されており、それぞれの
抵抗の端子電圧を演算増幅器１０の入力にフィードバッ
クすることにより制御入力信号１０１に比例した電流が
負荷２９に供給されるように電流制御が行なわれる。
）の間には負電流検出用の抵抗２５が接続され、トラ
ンジスタ１８のエミッタと負電源（−Ｖｓｓ）の間には
正電流検出用の抵抗２６が接続されており、それぞれの
抵抗の端子電圧を演算増幅器１０の入力にフィードバッ
クすることにより制御入力信号１０１に比例した電流が
負荷２９に供給されるように電流制御が行なわれる。
このような動作においては、トランジスタ１５および１
６はスイッチング動作となり、トランジスタ１７および
１８がＩＪ ニア動作となって負荷２２９に供給する電
流を制御する。抵抗２５および２６の値は負荷２９のイ
ンピーダンス（抵抗）より十分小さく設定できるから、
負荷２９には最大限、電源電圧に近い電圧を印加するこ
とができ、比較的低い電源電圧でも負荷に大電力を供給
できる効率の高い電力増幅が行なわれる。
６はスイッチング動作となり、トランジスタ１７および
１８がＩＪ ニア動作となって負荷２２９に供給する電
流を制御する。抵抗２５および２６の値は負荷２９のイ
ンピーダンス（抵抗）より十分小さく設定できるから、
負荷２９には最大限、電源電圧に近い電圧を印加するこ
とができ、比較的低い電源電圧でも負荷に大電力を供給
できる効率の高い電力増幅が行なわれる。
以上説明したようＫ、本発明は、エミッタどうしを接続
したＮＰＮとＰＮＰ トランジスタのベアを２つ使って
ブリッジ形に構成された出力段トランジスタをドライブ
するための信号を発生することによシ、構成が簡単で、
出力に歪みが少なく、かつ電源の利用効率の高い直流電
力増幅回路が得られる効果がある。このような電力増幅
回路は電源電圧が制限され、かつ回路規模も小さくした
い場合特に有効である。
したＮＰＮとＰＮＰ トランジスタのベアを２つ使って
ブリッジ形に構成された出力段トランジスタをドライブ
するための信号を発生することによシ、構成が簡単で、
出力に歪みが少なく、かつ電源の利用効率の高い直流電
力増幅回路が得られる効果がある。このような電力増幅
回路は電源電圧が制限され、かつ回路規模も小さくした
い場合特に有効である。
第１図は本発明の直流電力増幅回路の一実施例を示す回
路図、第２図は従来のブリッジ形電力増幅回路の例を示
す回路図である。 １０・・・・・・演算増幅器、１１．１４，１６．１８
・・・・・・ＮＰＮ トランジスタ、１２，１３，１５
．１７・・・・・・ＰＮＰトランジスタ、２１．２２．
２３．２４．２５゜を 岡役
路図、第２図は従来のブリッジ形電力増幅回路の例を示
す回路図である。 １０・・・・・・演算増幅器、１１．１４，１６．１８
・・・・・・ＮＰＮ トランジスタ、１２，１３，１５
．１７・・・・・・ＰＮＰトランジスタ、２１．２２．
２３．２４．２５゜を 岡役
Claims (1)
- ベースを入力とする第１のＮＰＮトランジスタと、ベー
スを一定値にバイアスされエミッタを第１のトランジス
タのエミッタに接続された第２のＰＮＰトランジスタと
、第１のトランジスタのベースと共通の入力をベースに
受ける第３のＰＮＰトランジスタと、ベースを一定値に
バイアスされエミッタを第３のトランジスタのエミッタ
に接続された第４のＮＰＮトランジスタと、ブリッジ形
に構成されそれぞれのベースを前記第１から第４の４つ
のトランジスタのそれぞれのコレクタに接続された４つ
のトランジスタとを有し、前記第１および第３のトラン
ジスタの入力に対応して前記ブリッジ形に構成されたト
ランジスタから負荷に電力を供給することを特徴とする
直流電力増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61131410A JPH0793545B2 (ja) | 1986-06-05 | 1986-06-05 | 直流電力増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61131410A JPH0793545B2 (ja) | 1986-06-05 | 1986-06-05 | 直流電力増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62287706A true JPS62287706A (ja) | 1987-12-14 |
| JPH0793545B2 JPH0793545B2 (ja) | 1995-10-09 |
Family
ID=15057318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61131410A Expired - Lifetime JPH0793545B2 (ja) | 1986-06-05 | 1986-06-05 | 直流電力増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0793545B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112448583A (zh) * | 2020-11-25 | 2021-03-05 | 北京大华无线电仪器有限责任公司 | 高精度四象限源载装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57109612U (ja) * | 1980-12-25 | 1982-07-06 |
-
1986
- 1986-06-05 JP JP61131410A patent/JPH0793545B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57109612U (ja) * | 1980-12-25 | 1982-07-06 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112448583A (zh) * | 2020-11-25 | 2021-03-05 | 北京大华无线电仪器有限责任公司 | 高精度四象限源载装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0793545B2 (ja) | 1995-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3459442B2 (ja) | 差動増幅回路及びそれを用いた電力増幅装置 | |
| JP2840632B2 (ja) | 全波整流回路 | |
| US4015212A (en) | Amplifier with FET having gate leakage current limitation | |
| JPH09205789A (ja) | モータの駆動回路 | |
| JPS6131424B2 (ja) | ||
| JP2000223966A (ja) | 電力増幅器装置 | |
| US4808845A (en) | High voltage pulse generating semiconductor circuit with improved driving arrangement | |
| US3471759A (en) | Pulse width modulation servo system including a unique transformerless demodulator | |
| JPH0132684B2 (ja) | ||
| JPH02892B2 (ja) | ||
| US3124757A (en) | Source | |
| JPS6212751B2 (ja) | ||
| US5157347A (en) | Switching bridge amplifier | |
| JPH077337A (ja) | 両極性電圧／電流変換回路 | |
| US4395682A (en) | Differential output circuit | |
| JPH0793545B2 (ja) | 直流電力増幅回路 | |
| JP3713916B2 (ja) | レベルシフト回路 | |
| JP2002368563A (ja) | 振幅制限回路 | |
| JPS6244574Y2 (ja) | ||
| JPH06177669A (ja) | インダクタンス駆動回路 | |
| JPS6119547Y2 (ja) | ||
| US5015887A (en) | A-B buffer circuit with TTL compatible output drive | |
| JP3172310B2 (ja) | バッファ回路 | |
| JPH0683045B2 (ja) | スイツチングアンプ | |
| JPH0216293Y2 (ja) |