JPS6228860A - マイクロコンピユ−タシステム - Google Patents
マイクロコンピユ−タシステムInfo
- Publication number
- JPS6228860A JPS6228860A JP16891685A JP16891685A JPS6228860A JP S6228860 A JPS6228860 A JP S6228860A JP 16891685 A JP16891685 A JP 16891685A JP 16891685 A JP16891685 A JP 16891685A JP S6228860 A JPS6228860 A JP S6228860A
- Authority
- JP
- Japan
- Prior art keywords
- microprocessor
- substrate
- board
- bus
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Calculators And Similar Devices (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、マイクロプロセッサ、メモリ及びその周辺制
御用ＬＳＩで構成されるマイクロコンピュータシステム
に関する。
御用ＬＳＩで構成されるマイクロコンピュータシステム
に関する。
近年半導体技術の進歩により、マイクロプロセッサ及び
メモリ、周辺制御用ＬＳＩが安価で供給される様になシ
、これらＬＳＩコンポーネントを適宜組合せることによ
り、比較的高性能なコンピュータシステムを構築出来る
様になった。
メモリ、周辺制御用ＬＳＩが安価で供給される様になシ
、これらＬＳＩコンポーネントを適宜組合せることによ
り、比較的高性能なコンピュータシステムを構築出来る
様になった。
ところで、１６ビツトマイクロプロセツサとしてボピエ
ラーなものに米国インテル社よυ販売されている１８０
８６ 、１８０８８がある。
ラーなものに米国インテル社よυ販売されている１８０
８６ 、１８０８８がある。
これらマイクロプロセッサを用いてシステムを構築する
場合、使用ＬＳＩコンポーネントは同じであるにもかか
わらず、バス構成及び制御回路部分は１８０８６ 、も
しくは１８０８８にディペンドしたユニークな構成とな
る。即ち、 １８０８６の外部データバスは１６ビツ
）、 １８０８８ の外部データバスは８ビツトで
あシ、いずれを実装するかによシその構成を違える必罰
がある。又。
場合、使用ＬＳＩコンポーネントは同じであるにもかか
わらず、バス構成及び制御回路部分は１８０８６ 、も
しくは１８０８８にディペンドしたユニークな構成とな
る。即ち、 １８０８６の外部データバスは１６ビツ
）、 １８０８８ の外部データバスは８ビツトで
あシ、いずれを実装するかによシその構成を違える必罰
がある。又。
１８０８６ Ｖ！：、２バイト転送か１バイト転送かを
判別してバスを制御する必要があるのに対し。
判別してバスを制御する必要があるのに対し。
１８０８８ は１バイト転送固定であるため、その判
別は不要である。上記構成もしくは制御法の差を吸収し
、１システムで両方のマイクロプロセッサが動作出来る
様にするためには余分な回路付加が強いられる。
別は不要である。上記構成もしくは制御法の差を吸収し
、１システムで両方のマイクロプロセッサが動作出来る
様にするためには余分な回路付加が強いられる。
本発明は上ｄピ事情に鑑みてなされたものであシ、イン
タフェースを［旬−とする複数のマイクロプロセッサが
同一システム基板を用い動作可能ナマイクロコンピュー
タシステムｆｔａ供することを目的とする。
タフェースを［旬−とする複数のマイクロプロセッサが
同一システム基板を用い動作可能ナマイクロコンピュー
タシステムｆｔａ供することを目的とする。
本発明は上記目的を実現するために１例えば１８０８６
マイクロプロセッサ及びそのマイクロプロセッサの
バス構成にディベンドしたバス周辺回路を甘むコンポー
ネント基板人と１例えば１３０８８ マイクロプロセ
ッサ及びそのマイクロプロセッサのバス構成にディベッ
ドしたバス周辺回路を含み、上記コンポーネント基板と
同一インク７エースを有するコンポーネント基板Ｂと、
上述し５たマイクロプロセッサ（１８０８６／１ｓｏｓ
ｓ）を除くメモリ及び周辺制御用ＬＳＩ等ＬＳＩ＝ｒン
ボーネントが塔載されるシステム基板とで構成される。
マイクロプロセッサ及びそのマイクロプロセッサの
バス構成にディベンドしたバス周辺回路を甘むコンポー
ネント基板人と１例えば１３０８８ マイクロプロセ
ッサ及びそのマイクロプロセッサのバス構成にディベッ
ドしたバス周辺回路を含み、上記コンポーネント基板と
同一インク７エースを有するコンポーネント基板Ｂと、
上述し５たマイクロプロセッサ（１８０８６／１ｓｏｓ
ｓ）を除くメモリ及び周辺制御用ＬＳＩ等ＬＳＩ＝ｒン
ボーネントが塔載されるシステム基板とで構成される。
そして上記コンポーネント基板Ａ、Ｂのいずれか一方を
上記システム基板へ実装することにより、実装されたマ
イクロプロセッサに従かう動作を実行するものでおる。
上記システム基板へ実装することにより、実装されたマ
イクロプロセッサに従かう動作を実行するものでおる。
このことによシ、システム基板を共通化出来。
基板面積も小さく出来る。
以下１図面を使用して本発明実施例につき詳細に説明す
る。
る。
第１図に本発明の実施例を示す。図において。
１はマイクロプロセッサとして１８０８８ 、そして
アドレスバッフ７、データトランシーバ、バス切換え回
路等バス周辺回路を塔載したＣＰＵコンポーネント基板
である。２はマイクロプロセッサとして１８０８６
、そしてアドレスバッフ７、データトランシーバ、デー
タ転送制御回路（１バイト／２バイト切換え）等バス周
辺回路を塔載したＣＰＵコンポーネント基板である。
アドレスバッフ７、データトランシーバ、バス切換え回
路等バス周辺回路を塔載したＣＰＵコンポーネント基板
である。２はマイクロプロセッサとして１８０８６
、そしてアドレスバッフ７、データトランシーバ、デー
タ転送制御回路（１バイト／２バイト切換え）等バス周
辺回路を塔載したＣＰＵコンポーネント基板である。
ＣＰＵコンポーネント基板１，２はハイブリット基板で
ちゃでも構わない。
ちゃでも構わない。
３はシステム基板である。システム基板にはＲＯＭ、Ｒ
ＡＭから成るメモリ及び周辺用制御用１、、ＳＩＩが塔
載される。周辺制御用ＬＳＩとしてハ、フロッピーディ
スクコントローラ（Ｂ’ＤＣ）。
ＡＭから成るメモリ及び周辺用制御用１、、ＳＩＩが塔
載される。周辺制御用ＬＳＩとしてハ、フロッピーディ
スクコントローラ（Ｂ’ＤＣ）。
ディスプレイコントローラ（ＣＲＴＣ）、 割込みコ
ントローラ（ＰＩＣ）、ＤＭＡコントローラ（ＤＭＡＣ
）等がおる。このシステム基板３上に設けられたコネク
タ４に上記ＣＰＵコンポーネント基板１，２のいずれか
が実装されることにより、コンピュータシステムとして
動作する。
ントローラ（ＰＩＣ）、ＤＭＡコントローラ（ＤＭＡＣ
）等がおる。このシステム基板３上に設けられたコネク
タ４に上記ＣＰＵコンポーネント基板１，２のいずれか
が実装されることにより、コンピュータシステムとして
動作する。
第２図は、第１図に示したシステム基板とＣＰ［Ｊコン
ポーネント基板とのインク７工−ス部分を示した図、第
３図は、１バイト転送時と２バイト転送時におけるイン
タフェース部分の動作タイミングにつき、それぞれ（！
Ｌ） 、 （ｂ）として示したもので“ある。
ポーネント基板とのインク７工−ス部分を示した図、第
３図は、１バイト転送時と２バイト転送時におけるイン
タフェース部分の動作タイミングにつき、それぞれ（！
Ｌ） 、 （ｂ）として示したもので“ある。
以下１本発明実施例Ｏ動作につき詳細に説明する。まず
、ＣＰＵコンポーネントとして１ｓｏｓｓ 塔載基板１
をシステム基板３に実装したときの動作を説明する。シ
ステム基板３にはデータバスが２種類存在する。即ち、
８ビツト専用バス（Ｄ？〜Ｄｏを使用）と１６ビツトバ
ス（Ｄｕ〜Ｄｓ 、Ｄｙ〜Ｄｏ ）をそれぞれ持ってお
ｐ。
、ＣＰＵコンポーネントとして１ｓｏｓｓ 塔載基板１
をシステム基板３に実装したときの動作を説明する。シ
ステム基板３にはデータバスが２種類存在する。即ち、
８ビツト専用バス（Ｄ？〜Ｄｏを使用）と１６ビツトバ
ス（Ｄｕ〜Ｄｓ 、Ｄｙ〜Ｄｏ ）をそれぞれ持ってお
ｐ。
１６ビツトバスにはＲＡＭが接続され、８ビツトバスへ
はそれ以外の入出力機器が接続６れているものとする。
はそれ以外の入出力機器が接続６れているものとする。
又、システム基板３から。
ＣＰＵコンポーネント基板１へは１６ビクトバスセレク
ト信号（本発明実施例ではＲＡＭが選ばれた場合に出力
される）が接続されている。
ト信号（本発明実施例ではＲＡＭが選ばれた場合に出力
される）が接続されている。
１３０８８ が塔載されるＣＰＵコンポーネント基板
１の場合、データは常に１バイトで転送されることは上
述したとおシである。従って、データライト（Ｗｉ（、
ＩＴＥ）のとき、入出力機器への転送であれば、データ
は常にバスＤ、〜Ｄ０へ出され、リード（ＲＥＡＤ ）
であればバスＤ７〜Ｄつからデータが取シ込まれる。Ｒ
，ＡＭへのライト（ＷＲＩＴＥ）のときはＣＰＵ アド
レスのθビットを詞べ、論理 ＯであればバスＤ、〜Ｄ
Ｏへデータが転送され、論理 １ であればバスＤＩＩ
〜Ｄ。
１の場合、データは常に１バイトで転送されることは上
述したとおシである。従って、データライト（Ｗｉ（、
ＩＴＥ）のとき、入出力機器への転送であれば、データ
は常にバスＤ、〜Ｄ０へ出され、リード（ＲＥＡＤ ）
であればバスＤ７〜Ｄつからデータが取シ込まれる。Ｒ
，ＡＭへのライト（ＷＲＩＴＥ）のときはＣＰＵ アド
レスのθビットを詞べ、論理 ＯであればバスＤ、〜Ｄ
Ｏへデータが転送され、論理 １ であればバスＤＩＩ
〜Ｄ。
ヘデータが転送される。父、リードのときは。
逆に論理 ０ のときバスＤ、〜Ｄ、のデータを取シ込
み、論理 ｌ のときバスＤ０〜Ｉ）ｘａのデータを取
シ込む。この模様は第３図にタイミングチャート（ａ）
として図示されている。
み、論理 ｌ のときバスＤ０〜Ｉ）ｘａのデータを取
シ込む。この模様は第３図にタイミングチャート（ａ）
として図示されている。
次にＣＰＵコンポーネントとして１８０８６ が塔載
された基板２をシステム基板３上に実装した場合につい
て説明する。この場合のインタフェースも、第２図に示
すようになる。このとき。
された基板２をシステム基板３上に実装した場合につい
て説明する。この場合のインタフェースも、第２図に示
すようになる。このとき。
２バイト転送か１バイト転送かを示すモードは１８０８
６ が塔載された基板２上で判断する。ここで、１バ
イト転送であればインタフェース上は上述した１ｓｏｓ
ｓ 搭載基板１の場合と同じ動作を行なう、一方、２バ
イト転送の場合、ＲＡＭ（１６ビツトパス）へのアクセ
スであれば２バイト（バスＤ１．％Ｄ、および１）、〜
Ｄｏ）同時に転送される。入出力機器へのアクセスであ
れば１ノ（イト毎、最初、 ＥＶＥＮ （奇数）アドレ
スに対してアクセスされ、続いてＯＤＤ （偶数）アド
レスに対してアクセスがなされる。この模様は第３図に
タイミングチャート（ｂ）として示されている。
６ が塔載された基板２上で判断する。ここで、１バ
イト転送であればインタフェース上は上述した１ｓｏｓ
ｓ 搭載基板１の場合と同じ動作を行なう、一方、２バ
イト転送の場合、ＲＡＭ（１６ビツトパス）へのアクセ
スであれば２バイト（バスＤ１．％Ｄ、および１）、〜
Ｄｏ）同時に転送される。入出力機器へのアクセスであ
れば１ノ（イト毎、最初、 ＥＶＥＮ （奇数）アドレ
スに対してアクセスされ、続いてＯＤＤ （偶数）アド
レスに対してアクセスがなされる。この模様は第３図に
タイミングチャート（ｂ）として示されている。
以上説明の様に１本発明によれば、 １８０８６ある
いは１８０８８ 等使用マイクロプロセッサに従がい
異なる部分を別基板に塔載し、それぞれ同一インク７エ
ースとすることによりシステム基板を共通化出来、更に
基板面積も小さくすることが出来る。
いは１８０８８ 等使用マイクロプロセッサに従がい
異なる部分を別基板に塔載し、それぞれ同一インク７エ
ースとすることによりシステム基板を共通化出来、更に
基板面積も小さくすることが出来る。
第１図は本発明の実施例、第２図は第１図に示したシス
テム基板とＣＰＵコンポーネント基板とのインク７工−
ス部分を示す図、第３図は本発明実施例の動作を示すタ
イミングチャートである。 １２・・・ＣＰＵコンポーネント基板、３・・・システ
ム基板、４・・・コネクタ。 出願人代理人 弁理士 鈴 江 武 彦第１図 第２図
テム基板とＣＰＵコンポーネント基板とのインク７工−
ス部分を示す図、第３図は本発明実施例の動作を示すタ
イミングチャートである。 １２・・・ＣＰＵコンポーネント基板、３・・・システ
ム基板、４・・・コネクタ。 出願人代理人 弁理士 鈴 江 武 彦第１図 第２図
Claims (1)
- マイクロプロセッサＡ及びそのマイクロプロセッサＡに
ディペンドしたバス周辺回路を含むコンポーネント基板
Ａと、マイクロプロセッサＢ及びそのマイクロプロセッ
サＢにディペンドしたバス周辺回路を含み上記コンポー
ネント基板Ａと同一インタフェースを持つコンポーネン
ト基板Ｂと、マイクロプロセッサを除くメモリ及び周辺
制御用ＬＳＩ等ＬＳＩコンポーネントが塔載されるシス
テム基板とを備え、上記コンポーネント基板Ａもしくは
コンポーネント基板Ｂを上記システム基板に実装するこ
とにより、実装されたマイクロプロセッサに従がう動作
を実行することを特徴とするマイクロコンピュータシス
テム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16891685A JPS6228860A (ja) | 1985-07-31 | 1985-07-31 | マイクロコンピユ−タシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16891685A JPS6228860A (ja) | 1985-07-31 | 1985-07-31 | マイクロコンピユ−タシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6228860A true JPS6228860A (ja) | 1987-02-06 |
Family
ID=15876932
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16891685A Pending JPS6228860A (ja) | 1985-07-31 | 1985-07-31 | マイクロコンピユ−タシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6228860A (ja) |
-
1985
- 1985-07-31 JP JP16891685A patent/JPS6228860A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6012111A (en) | PC chipset with integrated clock synthesizer | |
| US5768612A (en) | Interface allowing use of a non-PCI standard resource on a PCI standard bus | |
| US5819096A (en) | PCI to ISA interrupt protocol converter and selection mechanism | |
| EP1688847B1 (en) | Die-to-die interconnect interface and protocol for stacked semiconductor dies | |
| US6131127A (en) | I/O transactions on a low pin count bus | |
| US4099236A (en) | Slave microprocessor for operation with a master microprocessor and a direct memory access controller | |
| US6081863A (en) | Method and system for supporting multiple peripheral component interconnect PCI buses by a single PCI host bridge within a computer system | |
| US20020103988A1 (en) | Microprocessor with integrated interfaces to system memory and multiplexed input/output bus | |
| EP1021756A1 (en) | Direct memory access (dma) transactions on a low pin count bus | |
| US6044412A (en) | Integrated circuit pin sharing method and apparatus for diverse memory devices by multiplexing subsets of pins in accordance with operation modes | |
| JPH1069455A (ja) | コンピュータ・システム・バス上でスレーブｄｍａエミュレーションを行う方法 | |
| US6473814B1 (en) | System for optimally tuning a burst length by setting a maximum burst length based on a latency timer value and adjusting the maximum burst length based on a cache line size | |
| US5926629A (en) | Continuously operating interconnection bus | |
| EP0800139A2 (en) | Programmable read/write access signal and method therefor | |
| US6263385B1 (en) | PC parallel port structure partitioned between two integrated circuits interconnected by a serial bus | |
| US6883057B2 (en) | Method and apparatus embedding PCI-to-PCI bridge functions in PCI devices using PCI configuration header type 0 | |
| US5517624A (en) | Multiplexed communication protocol between central and distributed peripherals in multiprocessor computer systems | |
| US5261083A (en) | Floppy disk controller interface for suppressing false verify cycle errors | |
| JPS581451B2 (ja) | デ−タ転送方式 | |
| JPS63175962A (ja) | 直接メモリアクセス制御装置とマルチマイクロコンピュータシステム内におけるデータ転送方法 | |
| EP0961978B1 (en) | Pc chipset interconnection bus | |
| EP0810528B1 (en) | Apparatus for DMA-slave emulation on a computer systems bus | |
| JPH04237346A (ja) | マイクロプロセッサシステム | |
| JPS599306Y2 (ja) | デ−タ処理装置 | |
| JPS61112272A (ja) | マイクロコンピユ−タ応用装置 |