JPS622896A - ステツピングモ−タ制御方式 - Google Patents
ステツピングモ−タ制御方式Info
- Publication number
- JPS622896A JPS622896A JP14037985A JP14037985A JPS622896A JP S622896 A JPS622896 A JP S622896A JP 14037985 A JP14037985 A JP 14037985A JP 14037985 A JP14037985 A JP 14037985A JP S622896 A JPS622896 A JP S622896A
- Authority
- JP
- Japan
- Prior art keywords
- stepping motor
- register
- timer
- cpu
- phase excitation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P8/00—Arrangements for controlling dynamo-electric motors rotating step by step
- H02P8/14—Arrangements for controlling speed or speed and torque
- H02P8/18—Shaping of pulses, e.g. to reduce torque ripple
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Stepping Motors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はマイクロプロセッサ（以下ＣＰＵと称す）によ
りスチッピングモータを制御するステッピングモータ制
御方式に関する。
りスチッピングモータを制御するステッピングモータ制
御方式に関する。
（従来の技術）
従来この種の方式には第４図から第６図に示すものがあ
った。
った。
第４図の方式は、ＣＰＵ４１のメモリに格納しているス
テッピングモータの回転角度を決める相励磁データをレ
ジスタＣに順次セットする事によりステッピングモータ
４３を回転させる方式である。
テッピングモータの回転角度を決める相励磁データをレ
ジスタＣに順次セットする事によりステッピングモータ
４３を回転させる方式である。
第５図の方式は、第４図の方式と同様ＣＰＵ５１が相励
磁データを第２レジスタ５４に順次セットしてステッピ
ングモータ５３ｔ−回転させる方式であるが、第２レジ
スタ５４及びタイマ５５を加える事により ＣＰ Ｕ
５１の負荷の軽減とステッピングモータ５３の回転ムラ
を防いでいる。第７図にその制御を行った場合のタイム
チャートを示す。
磁データを第２レジスタ５４に順次セットしてステッピ
ングモータ５３ｔ−回転させる方式であるが、第２レジ
スタ５４及びタイマ５５を加える事により ＣＰ Ｕ
５１の負荷の軽減とステッピングモータ５３の回転ムラ
を防いでいる。第７図にその制御を行った場合のタイム
チャートを示す。
第５図の方式による制御を第７図のタイムチャートに基
づいて詳細に説明すると、先ずＣＰＵ ５１は、相切替
の時間を決めるタイマ値ｎをタイマ５５にセットする。
づいて詳細に説明すると、先ずＣＰＵ ５１は、相切替
の時間を決めるタイマ値ｎをタイマ５５にセットする。
次に第１回目の回転角を決める相励磁データφ１を第ル
ジスタ５２にセットする。ここでＣＰ Ｕ ５１は他の
業務を実行する事ができる。
ジスタ５２にセットする。ここでＣＰ Ｕ ５１は他の
業務を実行する事ができる。
その間タイマ５５はカウントダウンを続け、セットされ
た内容が０になった時点でカウント終了信号を出力する
。カウント終了信号は第２レジスタ５４へ第２レジスタ
セツト信号として働き、先にＣＰＵ５１にセットされた
相励磁データφｌを第２レジスタ５４にロードし、同時
に第２レジスタ５４の出力に接続されているステッピン
グモータ５５に出力する事により、一定角度回転せしめ
る。一方、カウント終了信号はＣＰＵ５１には割込み信
号５７として入力し、ＣＰＵ５１にはステッピングモー
タ皐が一定角度回転した事を知らせる。ＣＰＵ５１は割
込み信号によりー回目の回転と同様次の回転の為の相切
替時間ｎｆタイマ５５に又相励磁データφ２を第１Ｖジ
スタ５２にセットする。この繰返しによりステッピング
モータ５３の回転制御が可能となる。
た内容が０になった時点でカウント終了信号を出力する
。カウント終了信号は第２レジスタ５４へ第２レジスタ
セツト信号として働き、先にＣＰＵ５１にセットされた
相励磁データφｌを第２レジスタ５４にロードし、同時
に第２レジスタ５４の出力に接続されているステッピン
グモータ５５に出力する事により、一定角度回転せしめ
る。一方、カウント終了信号はＣＰＵ５１には割込み信
号５７として入力し、ＣＰＵ５１にはステッピングモー
タ皐が一定角度回転した事を知らせる。ＣＰＵ５１は割
込み信号によりー回目の回転と同様次の回転の為の相切
替時間ｎｆタイマ５５に又相励磁データφ２を第１Ｖジ
スタ５２にセットする。この繰返しによりステッピング
モータ５３の回転制御が可能となる。
第６図の方式は専用のステッピングモータ制御部６２ｔ
−設けてステッピングモータ６３の制御を行う方式であ
る。
−設けてステッピングモータ６３の制御を行う方式であ
る。
本方式では次の様なパラメータで制御を行う。
■ 相励磁方式（１相励磁、■−２相励磁、又は２相励
磁） ■ モータ回転方向（正転又は逆転） ■ 相励磁切換えタイミング （発明が解決しようとする問題点） しかしながら上記の３方式にはそれぞれ以下に述べる問
題点があった。
磁） ■ モータ回転方向（正転又は逆転） ■ 相励磁切換えタイミング （発明が解決しようとする問題点） しかしながら上記の３方式にはそれぞれ以下に述べる問
題点があった。
先ず、第４図の方式はハードウェアが最も少ないが、Ｃ
ＰＵ４１がレジスタ４２に相励磁データをセットした時
点がステッピングモータ４３０回転角を変化させるタイ
ミングとなる為、ＣＰＵ４１が他の業務（上位ＣＰＵと
のインタフェース等）を行っている時等は正確なタイミ
ングを作るのがむずかしくなる。したがって、この方式
は、ステッピングモータ４３０回転がおそ〈且つＣＰＵ
４１の負荷の軽い目的への使用に限定される。
ＰＵ４１がレジスタ４２に相励磁データをセットした時
点がステッピングモータ４３０回転角を変化させるタイ
ミングとなる為、ＣＰＵ４１が他の業務（上位ＣＰＵと
のインタフェース等）を行っている時等は正確なタイミ
ングを作るのがむずかしくなる。したがって、この方式
は、ステッピングモータ４３０回転がおそ〈且つＣＰＵ
４１の負荷の軽い目的への使用に限定される。
第５図の方式は、ステッピングモータ５３に相データを
与えるタイミングはタイマ５５によって行う為、第４図
の方式に比較してステッピングモータ５３ヲ回転させる
為のＣＰＵ５１の負荷は軽くなり。
与えるタイミングはタイマ５５によって行う為、第４図
の方式に比較してステッピングモータ５３ヲ回転させる
為のＣＰＵ５１の負荷は軽くなり。
比較的高速回転制御に向いている。しかし、タイ−ｒ５
５により、第ルジスタ５２の相励磁データが第２レジス
タ５４に移される度に、ＣＰＵ５１が次の相励磁データ
をセットする必要がある。したがって。
５により、第ルジスタ５２の相励磁データが第２レジス
タ５４に移される度に、ＣＰＵ５１が次の相励磁データ
をセットする必要がある。したがって。
ステッピングモータ５３ｆｔ高速に回転させたい時には
負荷が増える為、ＣＰＵ５１の処理データが多い場合に
は高速回転させられない事態が生じることがある。
負荷が増える為、ＣＰＵ５１の処理データが多い場合に
は高速回転させられない事態が生じることがある。
第６図の方式は専用のＬＳＩｔ−使用する為。
ＣＰＵ６１の負荷が最も軽くなるが、目的に合ったＬＳ
Ｉを入手するのが難しい欠点があり、又高価にもなシが
ちで、更にＣＰＵ６１とのインターフェースを作る為に
・・−ドウエアが増える場合もある。
Ｉを入手するのが難しい欠点があり、又高価にもなシが
ちで、更にＣＰＵ６１とのインターフェースを作る為に
・・−ドウエアが増える場合もある。
本発明は、以上述べた高速回転時のＣＰＵの負荷の増大
、又は専用ＬＳＩの使用といった従来技術の問題点を解
決し、汎用のＩＣを用い、且つ高速回転時にＣＰＵの負
荷を余り増加させないで制御を行なうことが可能なステ
ッピングモータ制御方式を提供することを目的とする。
、又は専用ＬＳＩの使用といった従来技術の問題点を解
決し、汎用のＩＣを用い、且つ高速回転時にＣＰＵの負
荷を余り増加させないで制御を行なうことが可能なステ
ッピングモータ制御方式を提供することを目的とする。
（問題点を解決するための手段）
本発明はマイクロプロセッサによりステッピングモータ
の回転制御を行うステッピングモータ制御方式に係るも
ので、前記従来技術の問題点を解決するため、ステッピ
ングモータの回転角度を決める相励磁データの切替タイ
ミングを作成するタイマと、マイクロプロセッサにより
相励磁データがセットされるレジスタと、タイマとレジ
スタの −各出力に接続されるシフトレジスタとを設け
、低速回転時にはレジスタにセットされている相励磁デ
ータをタイマの出力する切替タイミングでシフトレジス
タにロードし、高速回転時にはタイマの出力するクロッ
クでシフトレジスタに循環シフトを行わせ、シフトレジ
スタの出力に基づきステッピングモータを駆動させるよ
うにした。
の回転制御を行うステッピングモータ制御方式に係るも
ので、前記従来技術の問題点を解決するため、ステッピ
ングモータの回転角度を決める相励磁データの切替タイ
ミングを作成するタイマと、マイクロプロセッサにより
相励磁データがセットされるレジスタと、タイマとレジ
スタの −各出力に接続されるシフトレジスタとを設け
、低速回転時にはレジスタにセットされている相励磁デ
ータをタイマの出力する切替タイミングでシフトレジス
タにロードし、高速回転時にはタイマの出力するクロッ
クでシフトレジスタに循環シフトを行わせ、シフトレジ
スタの出力に基づきステッピングモータを駆動させるよ
うにした。
（作用）
ステッピングモータの低速回転を行う時には。
タイマがセットされ、マイクロプロセッサによりレジス
タに相励磁データがセットされる０そしてこの相励磁デ
ータはタイマの作成した相励磁タイミングでシフトレジ
スタにロードされ、該シフトレジスタの出力に基づいて
ステッピングモータを作動させる。したがってきめ細か
い制御がなされる〇 一方、高速回転を行う時には、タイマの出力するクロッ
クによりフトレジスタが循環シフトとなり、マイクロプ
ロセッサからレジスタに相励磁データがセットされるこ
となく、ステッピングモータの高速駆動がなされる。
タに相励磁データがセットされる０そしてこの相励磁デ
ータはタイマの作成した相励磁タイミングでシフトレジ
スタにロードされ、該シフトレジスタの出力に基づいて
ステッピングモータを作動させる。したがってきめ細か
い制御がなされる〇 一方、高速回転を行う時には、タイマの出力するクロッ
クによりフトレジスタが循環シフトとなり、マイクロプ
ロセッサからレジスタに相励磁データがセットされるこ
となく、ステッピングモータの高速駆動がなされる。
したがって、高速回転時にマイクロプロセッサの負荷が
軽減され、また各手段は汎用のＬＳＩもしくはＩＣで実
現できるので安価に制御ができ、前記従来技術の問題点
が解決される。
軽減され、また各手段は汎用のＬＳＩもしくはＩＣで実
現できるので安価に制御ができ、前記従来技術の問題点
が解決される。
（実施例）
第１図は本発明の実施例を示す回路図である。
同図において１はステッピングモータ２を制御スるＣＰ
Ｕで、インテル社製８０８５等のＬＳＩにょシ構成され
為。ステッピングモータ２としてハコこでは２相モータ
を用いるものとする。ＣＰＵＩのデータバス３には、ス
テッピングモータ２の相励磁データを格納する為のレジ
スタ４と、相励磁データを切換えるタイミングを設定す
るタイマ５を設ける。レジスタ４とタイマ５はインテル
社製８２５３等のＬＳＩｔｌ−使用して１チツプで構成
する事が可能である。レジスタ４とステッピングモータ
２の間にはシフトレジスタ６が設けられる。このシフト
レジスタ６はステッピングモータ２を直接制御する相励
磁データを格納し、並列入力並列出力、双方向シフト可
能となっている。シフトレジスタ６はテキサスインスッ
ルメント社製の５Ｎ７４１９４等のＬＳＩにより構成で
きる。シフトレジスタ６の入力データの４ビツト及び制
御信号の２ビツトの計６ビツトはレジスタ４の出力端子
から供給され、シフトレジスタ６の出力の４ピントはス
テッピングモータ２に供給される。タイマ５の出力はシ
フトレジスタ６のクロック入力（ＣＫ）と、ＣＰＵＬの
割込み人力（ＩＮ’ｆ’）Ｋ接続される。
Ｕで、インテル社製８０８５等のＬＳＩにょシ構成され
為。ステッピングモータ２としてハコこでは２相モータ
を用いるものとする。ＣＰＵＩのデータバス３には、ス
テッピングモータ２の相励磁データを格納する為のレジ
スタ４と、相励磁データを切換えるタイミングを設定す
るタイマ５を設ける。レジスタ４とタイマ５はインテル
社製８２５３等のＬＳＩｔｌ−使用して１チツプで構成
する事が可能である。レジスタ４とステッピングモータ
２の間にはシフトレジスタ６が設けられる。このシフト
レジスタ６はステッピングモータ２を直接制御する相励
磁データを格納し、並列入力並列出力、双方向シフト可
能となっている。シフトレジスタ６はテキサスインスッ
ルメント社製の５Ｎ７４１９４等のＬＳＩにより構成で
きる。シフトレジスタ６の入力データの４ビツト及び制
御信号の２ビツトの計６ビツトはレジスタ４の出力端子
から供給され、シフトレジスタ６の出力の４ピントはス
テッピングモータ２に供給される。タイマ５の出力はシ
フトレジスタ６のクロック入力（ＣＫ）と、ＣＰＵＬの
割込み人力（ＩＮ’ｆ’）Ｋ接続される。
なお、第１図において、７はデータ線、８はレジスタ制
御線、９はタイマ終了信号線である。また第２図はシフ
トレジスタ６の接続を詳細１＝示す図、第３図はシフト
レジスタの動作説明のための図である。
御線、９はタイマ終了信号線である。また第２図はシフ
トレジスタ６の接続を詳細１＝示す図、第３図はシフト
レジスタの動作説明のための図である。
次に本実施例によるステッピングモータの制御動作につ
いて説明する。
いて説明する。
先ず、低速回転を行う時には、ＣＰＵＩに時間的余裕が
ある為シフトレジスタ６０制御信号５ｏ−８ｔｔ−８ｏ
＝ｉ、５ｔ＝ｔにセットする事により、第５図と同様の
回路構成となる為、第７図と同様の制御となる。この場
合、ＣＰＵＩが相励磁データを直接扱う事ができるので
、ステッピングモータ２をノ・−フステップ駆動（ｌ−
２相励磁）又はフルステップ駆動（ｌ相又は２相励磁）
といったきめ細かな制御で作動させることができる。
ある為シフトレジスタ６０制御信号５ｏ−８ｔｔ−８ｏ
＝ｉ、５ｔ＝ｔにセットする事により、第５図と同様の
回路構成となる為、第７図と同様の制御となる。この場
合、ＣＰＵＩが相励磁データを直接扱う事ができるので
、ステッピングモータ２をノ・−フステップ駆動（ｌ−
２相励磁）又はフルステップ駆動（ｌ相又は２相励磁）
といったきめ細かな制御で作動させることができる。
次に高速回転を行う場合につき説明する。この場合、フ
ルステップ駆動（１相又は２相励磁）を行った方が１ス
テップ角度がハーフステップ時の倍になり有利である。
ルステップ駆動（１相又は２相励磁）を行った方が１ス
テップ角度がハーフステップ時の倍になり有利である。
その為、シフトレジスタ６にフルステップデータをロー
ドし、制御信号Ｓ。。
ドし、制御信号Ｓ。。
Ｓｔｔ”５ｏ＝１ 、 Ｓ、＝Ｏ（逆回転の場合にはＳ
。＝０゜Ｓ、＝１）にセットすれば、シフトレジスタ６
は循環シフトとなり、タイマ５からのクロック入力でス
テッピングモータ２を回転させる事ができる。
。＝０゜Ｓ、＝１）にセットすれば、シフトレジスタ６
は循環シフトとなり、タイマ５からのクロック入力でス
テッピングモータ２を回転させる事ができる。
この場合、ＣＰＵ１はシフトレジスタ６に新しい相励磁
データをセットする必要がなくなる。また、タイマ５と
してインテル社製８２５３等のＬＳＩｔ−使用し、該Ｌ
ＳＩのタイマ機能にある連続カウントモードを用いれば
タイマ値セット等のタイマ制御が不要となる。このよう
にすると、ＣＰＵＩはただタイマ５からの割込みにょシ
回転角度数だけをカウントするだけとな！り、ＣＰＵ１
のステッピングモータ２を制御する為の負荷が減少し、
その分高速回転制御が可能になる。
データをセットする必要がなくなる。また、タイマ５と
してインテル社製８２５３等のＬＳＩｔ−使用し、該Ｌ
ＳＩのタイマ機能にある連続カウントモードを用いれば
タイマ値セット等のタイマ制御が不要となる。このよう
にすると、ＣＰＵＩはただタイマ５からの割込みにょシ
回転角度数だけをカウントするだけとな！り、ＣＰＵ１
のステッピングモータ２を制御する為の負荷が減少し、
その分高速回転制御が可能になる。
以上述べてきた実施例によれば、汎用のＬＳＩもしくは
ＩＣ１１：使用し、低速回転時のハーフステップ駆動か
ら、フルステップ駆動による高速回転に迄る幅広いステ
ッピングモータの回転制御が可能になる。更に、上記で
は２相ステツピ／グモータを例として説明したが、レジ
スタ４のビット数及びシフトレジスタ６の数及びピット
数を増やす事により、２相ステツピングモータ以外の例
えば。
ＩＣ１１：使用し、低速回転時のハーフステップ駆動か
ら、フルステップ駆動による高速回転に迄る幅広いステ
ッピングモータの回転制御が可能になる。更に、上記で
は２相ステツピ／グモータを例として説明したが、レジ
スタ４のビット数及びシフトレジスタ６の数及びピット
数を増やす事により、２相ステツピングモータ以外の例
えば。
４相又は５相ステツピングモータの幅広い速度制御が可
能である。
能である。
（発明の効果）
以上説明したように１本発明によれば、高速回転時にＣ
ＰＵの負荷を余り増加させることなくステッピングモー
タの制御を行なうことが可能となる。また、専用のＬＳ
Ｉ″ｔ−用いずに汎用ＬＳＩもしくはＩＣを利用して制
御が行なえるので経済的効果がある。
ＰＵの負荷を余り増加させることなくステッピングモー
タの制御を行なうことが可能となる。また、専用のＬＳ
Ｉ″ｔ−用いずに汎用ＬＳＩもしくはＩＣを利用して制
御が行なえるので経済的効果がある。
第１図は本発明の実施例の回路図、第２図はシフトレジ
スタの接続を示す図、第３図社シフトレジスタの制御ビ
ットに対応した動作説明図、第４図〜第６図は従来のス
テッピングモータ駆動回路を示す図、第７図は第５図の
回路のタイミングチャートである。 ■・・・マイクロプロセッサ（ＣＰＵ）２・・・ステッ
ピングモータ ４・・・レジスタ ５・・・タイマ ６・・・シフトレジスタ
スタの接続を示す図、第３図社シフトレジスタの制御ビ
ットに対応した動作説明図、第４図〜第６図は従来のス
テッピングモータ駆動回路を示す図、第７図は第５図の
回路のタイミングチャートである。 ■・・・マイクロプロセッサ（ＣＰＵ）２・・・ステッ
ピングモータ ４・・・レジスタ ５・・・タイマ ６・・・シフトレジスタ
Claims (1)
- 【特許請求の範囲】 マイクロプロセッサによりステッピングモータの回転制
御を行うステッピングモータ制御方式において、 ステッピングモータの回転角度を決める相励磁データの
切替タイミングを作成するタイマと、マイクロプロセッ
サにより相励磁データがセットされるレジスタと、 タイマとレジスタの各出力に接続されるシフトレジスタ
とを設け、 低速回転時にはレジスタにセットされている相励磁デー
タをタイマの出力する切替タイミングでシフトレジスタ
にロードし、 高速回転時にはタイマの出力するクロックでシフトレジ
スタに循環シフトを行わせ、 シフトレジスタの出力に基づきステッピングモータを駆
動させることを特徴とするステッピングモータ制御方式
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14037985A JPS622896A (ja) | 1985-06-28 | 1985-06-28 | ステツピングモ−タ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14037985A JPS622896A (ja) | 1985-06-28 | 1985-06-28 | ステツピングモ−タ制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS622896A true JPS622896A (ja) | 1987-01-08 |
| JPH0477559B2 JPH0477559B2 (ja) | 1992-12-08 |
Family
ID=15267446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14037985A Granted JPS622896A (ja) | 1985-06-28 | 1985-06-28 | ステツピングモ−タ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS622896A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03226299A (ja) * | 1990-01-31 | 1991-10-07 | Nec Corp | ステッピングモータ制御装置 |
-
1985
- 1985-06-28 JP JP14037985A patent/JPS622896A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03226299A (ja) * | 1990-01-31 | 1991-10-07 | Nec Corp | ステッピングモータ制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0477559B2 (ja) | 1992-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100389735B1 (ko) | 제어장치와 제어시스템 | |
| JPH0477559B2 (ja) | ||
| JPH1141989A (ja) | ステッピングモータの駆動装置及びこれを用いた監視カメラ装置 | |
| US7536533B2 (en) | MCU based motor controller with pre-load register and DMA controller | |
| JPS61221596A (ja) | パルスモ−タ制御回路 | |
| JPH0614798B2 (ja) | パルスモ−タ−用駆動装置 | |
| JP3289921B2 (ja) | プログラマブルコントローラ | |
| JP3245185B2 (ja) | ステッピングモータの駆動装置 | |
| JPH0759398A (ja) | ステッピングモータの駆動方式 | |
| JPH0343869B2 (ja) | ||
| JPS60113695A (ja) | パルスモ−タ駆動回路 | |
| JP3251344B2 (ja) | パルス出力回路 | |
| JP2000139099A (ja) | モータ制御装置 | |
| JPH0614593A (ja) | ステッピング・モータ制御回路 | |
| JP2771617B2 (ja) | ステツピングモータ駆動制御方式 | |
| KR880003316Y1 (ko) | 스탭모우터 구동용 펄스 발생회로 | |
| JPS63148896A (ja) | ステツピングモ−タ駆動方式 | |
| JP2769721B2 (ja) | ディスク装置のステッピングモータ駆動方法 | |
| JP3166679B2 (ja) | Ｐｗｍ制御回路 | |
| JPS59123496A (ja) | ステツプモ−タ制御方式 | |
| JPH01198300A (ja) | ステップモータ駆動装置 | |
| JPH0898596A (ja) | ステッピングモータ制御装置 | |
| JPH0579664U (ja) | マイクロコンピュータ内パルス出力回路 | |
| JP2002032127A (ja) | モータ制御装置、システム、及び方法 | |
| JPH09252595A (ja) | モータ制御回路 |