JPS62291220A - 発振回路 - Google Patents
発振回路Info
- Publication number
- JPS62291220A JPS62291220A JP13520186A JP13520186A JPS62291220A JP S62291220 A JPS62291220 A JP S62291220A JP 13520186 A JP13520186 A JP 13520186A JP 13520186 A JP13520186 A JP 13520186A JP S62291220 A JPS62291220 A JP S62291220A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- output
- loop
- delaying
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
〔産業上の利用分野〕
この発明は、増幅器出力に正帰還をかけて所望の周波数
変調信号を得ることのできる遅延帰還型の発振回路に関
するものである。
変調信号を得ることのできる遅延帰還型の発振回路に関
するものである。
第５図は従来のこの種の発振回路のブロック構成を示す
図であり、図において、１は増幅器、２はこの増幅器１
の出力を単峰特性を有する帯域通過−Ｐ波器３または高
域通過ろ波器５のいずれかに切替えるスイッチ、５は帯
域通過ろ波器３または高域通過ろ波器４のいずれかの出
力を選択するスイッチ、６は出力端子、７はスイッチ５
の出力を増幅器１の入力へ帰還させる帰還経路を構成す
る分散型遅延線である。
図であり、図において、１は増幅器、２はこの増幅器１
の出力を単峰特性を有する帯域通過−Ｐ波器３または高
域通過ろ波器５のいずれかに切替えるスイッチ、５は帯
域通過ろ波器３または高域通過ろ波器４のいずれかの出
力を選択するスイッチ、６は出力端子、７はスイッチ５
の出力を増幅器１の入力へ帰還させる帰還経路を構成す
る分散型遅延線である。
次に動作について説明する。第５図において、スイッチ
２とスイッチ５とは当初、単峰特性を有する帯域通過ｌ
波器（以下、Ｂ Ｐ Ｆ ； Ｂａｎｄ Ｐａ５ｓＦｉ
ｌｔｅｒと称す）３側を選択している。ＢＰＦ３の周波
数特性は第６図（ｂｌに示すとおり急峻な単峰特性を持
ち、その中心周波数をｆｌとする。また分散型遅延線（
以下Ｄ Ｄ Ｌ ； Ｄｉｓｐｅｒｓｉｖｅ Ｄｅｌａ
ｙ Ｌｉｎｅと称す）７の遅延時間対周波数特性を第６
図（δ）に示す、ここでＢＰＦ３の中心周波数ｆ、にお
けるＤＤＬ７の遅延時間をτ、とする。またＤＤＬ７を
除いたループの一巡遅延時間をτ′とすると、ループの
一巡遅延時間ＴはＴ＝τ１＋τ′である。
２とスイッチ５とは当初、単峰特性を有する帯域通過ｌ
波器（以下、Ｂ Ｐ Ｆ ； Ｂａｎｄ Ｐａ５ｓＦｉ
ｌｔｅｒと称す）３側を選択している。ＢＰＦ３の周波
数特性は第６図（ｂｌに示すとおり急峻な単峰特性を持
ち、その中心周波数をｆｌとする。また分散型遅延線（
以下Ｄ Ｄ Ｌ ； Ｄｉｓｐｅｒｓｉｖｅ Ｄｅｌａ
ｙ Ｌｉｎｅと称す）７の遅延時間対周波数特性を第６
図（δ）に示す、ここでＢＰＦ３の中心周波数ｆ、にお
けるＤＤＬ７の遅延時間をτ、とする。またＤＤＬ７を
除いたループの一巡遅延時間をτ′とすると、ループの
一巡遅延時間ＴはＴ＝τ１＋τ′である。
さらに、ループの一巡の位相量をφとすると、ループの
インパルスレスポンスｒ （ｔ）はであり、ＢＰＦ３を
除いたループの伝達関数はｆ（１）のフーリエ変換Ｆ＋
（ｒ）で表わされ、＝ １ ／ （１−Ｃ０５（２πｆ
Ｔ−φ））となり、Δｆ＝１／Ｔの周期で極を持つ。従
ってループは第６図ｔｅｌに示す如くその一巡利得が″
１″以上の場合、増幅器１の雑音によりｆ、に景も近接
した極ｒｐｓで発振を開始する。
インパルスレスポンスｒ （ｔ）はであり、ＢＰＦ３を
除いたループの伝達関数はｆ（１）のフーリエ変換Ｆ＋
（ｒ）で表わされ、＝ １ ／ （１−Ｃ０５（２πｆ
Ｔ−φ））となり、Δｆ＝１／Ｔの周期で極を持つ。従
ってループは第６図ｔｅｌに示す如くその一巡利得が″
１″以上の場合、増幅器１の雑音によりｆ、に景も近接
した極ｒｐｓで発振を開始する。
その時点でスイッチ２とスイッチ５とを高域通過ろ波器
（以下ＨＰ Ｆ ； Ｈｉｇｈ Ｐａ５ｓ Ｆｉｌｔｅ
ｒと称す）４側へ切り替える。この切替えは出力６の状
態が安定したことを本発振回路外部の回路で検出するこ
とによりなされる。
（以下ＨＰ Ｆ ； Ｈｉｇｈ Ｐａ５ｓ Ｆｉｌｔｅ
ｒと称す）４側へ切り替える。この切替えは出力６の状
態が安定したことを本発振回路外部の回路で検出するこ
とによりなされる。
ＨＰＦ４の挿入損失対周波数特性は第６図（Ｃ１に示す
如きものであり、この時のループの一巡利得は第６図（
ｆ）に示す如きものである。スイッチ２とスイッチ５と
がＨＰＦＡ側へ切り替わった瞬間にはループはｆＰ３で
発振している。ｒｐｓは完全な線スペクトルではなくあ
る程度の幅を持っている。
如きものであり、この時のループの一巡利得は第６図（
ｆ）に示す如きものである。スイッチ２とスイッチ５と
がＨＰＦＡ側へ切り替わった瞬間にはループはｆＰ３で
発振している。ｒｐｓは完全な線スペクトルではなくあ
る程度の幅を持っている。
ループ利得はＨＰＦ４によりｆ、の高域側が高い為、ｆ
２．の高域側の成分が成長して発振周波数はｒｐ ’
（＞ｆｐｓ）となる、ｆ、′の時、ループの一巡の
遅延時間はＤＤＬ７によりＴ′ （くＴ）となり、ルー
プの極はｆｖ ’ （＞ｆｐｓ）となる。
２．の高域側の成分が成長して発振周波数はｒｐ ’
（＞ｆｐｓ）となる、ｆ、′の時、ループの一巡の
遅延時間はＤＤＬ７によりＴ′ （くＴ）となり、ルー
プの極はｆｖ ’ （＞ｆｐｓ）となる。
この一連の動作が連続的に推移し、第６図（勢に示す如
く、ループの発振周波数はｆｏからｆ ｐｅまで連続的
に変化する。この様にして、出力端子６には周波数変調
された信号が得られる。但し、周波数変調特性はループ
の移相推移特性、ループ利得の周波数特性等により、直
線から変位した推移となる。第６図（幻にはそれらの２
例を示す。
く、ループの発振周波数はｆｏからｆ ｐｅまで連続的
に変化する。この様にして、出力端子６には周波数変調
された信号が得られる。但し、周波数変調特性はループ
の移相推移特性、ループ利得の周波数特性等により、直
線から変位した推移となる。第６図（幻にはそれらの２
例を示す。
従来の発振回路は以上のように構成されており、第６図
（ｇ）から明らかな様に、その周波数変調特性は時間に
対して直線的に変化させることはできないし、また、ル
ープ−巡の移相特性および利得特性の不確定性のために
周波数変調特性の制御は不可能であり、特に第６図（ｄ
）のような良質のチャーブ信号を得たい場合には不都合
である。
（ｇ）から明らかな様に、その周波数変調特性は時間に
対して直線的に変化させることはできないし、また、ル
ープ−巡の移相特性および利得特性の不確定性のために
周波数変調特性の制御は不可能であり、特に第６図（ｄ
）のような良質のチャーブ信号を得たい場合には不都合
である。
この発明は上記の様な問題点を解消するためになされた
もので、出力の周波数変調特性が時間とともに直線的に
変化する様な、あるいは予め指定した所望の特性通りに
変化する様に制御できる発振回路を得ることを目的とす
る。
もので、出力の周波数変調特性が時間とともに直線的に
変化する様な、あるいは予め指定した所望の特性通りに
変化する様に制御できる発振回路を得ることを目的とす
る。
この発明に係る発振回路は、遅延帰還ループ内に電圧に
応じて遅延時間が変化する可変遅延線を追加し、ループ
−巡の遅延時間を制御することにより、発振周波数の所
望の特性からの偏移を補正する様にしたものである。
応じて遅延時間が変化する可変遅延線を追加し、ループ
−巡の遅延時間を制御することにより、発振周波数の所
望の特性からの偏移を補正する様にしたものである。
この発明においては、周波数弁別回路は発振周波数を周
波数弁別し、比較器は関数発生器に予め設定された所望
の周波数変調特性からの周波数偏移を検出し、これに応
じて遅延帰還ループ内の可変遅延線を制御しループ−巡
の遅延時間を変え、周波数変調特性の所望の特性からの
偏移が小さくなる様に負帰還制御するから、出力の周波
数変調特性が時間とともに直線的に変化するようなある
いは所望の特性になる様な制御が可能となる。
波数弁別し、比較器は関数発生器に予め設定された所望
の周波数変調特性からの周波数偏移を検出し、これに応
じて遅延帰還ループ内の可変遅延線を制御しループ−巡
の遅延時間を変え、周波数変調特性の所望の特性からの
偏移が小さくなる様に負帰還制御するから、出力の周波
数変調特性が時間とともに直線的に変化するようなある
いは所望の特性になる様な制御が可能となる。
以下、この発明の一実施例を図について説明する。
第１図は本発明の一実施例による発振回路を示し、図に
おいて、１，２．３，４，５．６および７は従来例を示
す第５図と同一のもので、同一の機能を有するものであ
る。８は出力６の発振周波数を周波数弁別する周波数弁
別回路（周波数弁別手段）、９は予め所望の周波数変調
特性パターンを設定しておく関数発生器、１０は周波数
弁別器８の出力と関数発生器９の出力とを比較する比較
器、１１は比較器１０の出力電圧に応じて遅延時間が変
化する電圧制御可変遅延線（以下ＶＤＬ ；Ｖａｒｉａ
ｂｌｅ Ｄｅｌａｙ Ｌｉｎｅと称す）である。
おいて、１，２．３，４，５．６および７は従来例を示
す第５図と同一のもので、同一の機能を有するものであ
る。８は出力６の発振周波数を周波数弁別する周波数弁
別回路（周波数弁別手段）、９は予め所望の周波数変調
特性パターンを設定しておく関数発生器、１０は周波数
弁別器８の出力と関数発生器９の出力とを比較する比較
器、１１は比較器１０の出力電圧に応じて遅延時間が変
化する電圧制御可変遅延線（以下ＶＤＬ ；Ｖａｒｉａ
ｂｌｅ Ｄｅｌａｙ Ｌｉｎｅと称す）である。
このＶＤＬの具体的な構成例を第２図に示す。
第２図において、１２は第１混合器、１３は第１千ヤー
プフイルタ、１４は第２混合器、１５は第２チヤープフ
イルタ、１６は電圧制御発振器（以下Ｖ ＣＯ； Ｖｏ
ｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ ０ｓｃｉｌｌａｔ
ｏｒと称す）である。
プフイルタ、１４は第２混合器、１５は第２チヤープフ
イルタ、１６は電圧制御発振器（以下Ｖ ＣＯ； Ｖｏ
ｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ ０ｓｃｉｌｌａｔ
ｏｒと称す）である。
第３図において、この発明で使用される電圧制御可変遅
延線の原理を示す。第３図（ａｌに第２図の第１チヤー
プフイルタ１３の遅延時間対周波数特性を、第３図（ｂ
）に第２チヤープフイルタ１５の遅延時間対周波数特性
を示す。これらは第３図（ａ）。
延線の原理を示す。第３図（ａｌに第２図の第１チヤー
プフイルタ１３の遅延時間対周波数特性を、第３図（ｂ
）に第２チヤープフイルタ１５の遅延時間対周波数特性
を示す。これらは第３図（ａ）。
山）に示すように互いに逆の遅延時間対周波数特性を示
す、第３図（Ｃ）に搬送周波数ｒ、の入力信号を、第３
図（ｄｉ、 ！ｅ）、 （ｆ）、 （ｇ）にそれぞれＶ
Ｃ０１６の発振周波数ｆＬｌの時の第１混合器１２の出
力、第１チヤープフイルタ１３の出力、第２混合器１４
の出力および第２チヤープフイルタ１５の出力を示す。
す、第３図（Ｃ）に搬送周波数ｒ、の入力信号を、第３
図（ｄｉ、 ！ｅ）、 （ｆ）、 （ｇ）にそれぞれＶ
Ｃ０１６の発振周波数ｆＬｌの時の第１混合器１２の出
力、第１チヤープフイルタ１３の出力、第２混合器１４
の出力および第２チヤープフイルタ１５の出力を示す。
また第３図（ｈｌ、 （１）、 ０１． （ｋ）にそれ
ぞれＶＣＯＩ６の発振周波数ｒＬｚの時の第１混合器１
２の出力。
ぞれＶＣＯＩ６の発振周波数ｒＬｚの時の第１混合器１
２の出力。
第１チヤープフイルタ１３の出力、第２混合器１４の出
力および第２チヤープフイルタ１５の出力を示す。
力および第２チヤープフイルタ１５の出力を示す。
この図から明らかな様に、ＶＣ０１６の発振周波数を変
えることにより、遅延時間が直線的に変化することにな
る。ＶＣ０１６の発振周波数に対する遅延特性を第３図
α）に、可変遅延線の制？１１電圧に対する遅延特性を
第３図（ｍｌに示す。尚、この可変遅延線の原理は例え
ば電子通信学会研究会資料ＵＳ？？−３９等により公知
の事実である。
えることにより、遅延時間が直線的に変化することにな
る。ＶＣ０１６の発振周波数に対する遅延特性を第３図
α）に、可変遅延線の制？１１電圧に対する遅延特性を
第３図（ｍｌに示す。尚、この可変遅延線の原理は例え
ば電子通信学会研究会資料ＵＳ？？−３９等により公知
の事実である。
次にこの可変遅延線１１を使って所望の周波数変調信号
を得る方法について述べる。−例として周波数変調を時
間に対して直線的に変える、いわゆるチャープ信号の場
合について説明する。まず、当初、ループの発振周波数
が所望の特性よりも早く推移した場合には時間に対する
発振周波数特性は第４図（ａ）のようになる、従って弁
別器８の出力の時間特性は第４図（ｂ）のようになる。
を得る方法について述べる。−例として周波数変調を時
間に対して直線的に変える、いわゆるチャープ信号の場
合について説明する。まず、当初、ループの発振周波数
が所望の特性よりも早く推移した場合には時間に対する
発振周波数特性は第４図（ａ）のようになる、従って弁
別器８の出力の時間特性は第４図（ｂ）のようになる。
これを関数発生回路１０の出力特性（第４図（Ｃ））と
比較し、比較器１０の出力は第４図！ｄ＋のようになる
。
比較し、比較器１０の出力は第４図！ｄ＋のようになる
。
従ってｖＤＬｌｌの遅延時間の時間に対する変化は第４
図（ｅ）のようになる。さらにループの一巡の遅延時間
は第４図ｉｆ）に示す如く増加し、ループの伝達関数の
極の推移速度が緩慢になり第４図（ｇ）に示すように負
帰還制御されて所望の特性が得られる。
図（ｅ）のようになる。さらにループの一巡の遅延時間
は第４図ｉｆ）に示す如く増加し、ループの伝達関数の
極の推移速度が緩慢になり第４図（ｇ）に示すように負
帰還制御されて所望の特性が得られる。
第４図（ｈ）、 （１１，（Ｊｌ、 ｆｋ＞、 （Ｊ）
、 （ｍｌ、 （ｎ）には当初のループの発振周波数
が所望の特性よりも遅く推移した場合の各部の出力の時
間特性を示し、この場合第４図（（ロ）に示すようにル
ープの一巡の遅延時間は減少しループの伝達関数の極の
推移がすみやかになされるので、第４図（ｎ）に示され
るように負帰還制御されて所望の特性が得られる。
、 （ｍｌ、 （ｎ）には当初のループの発振周波数
が所望の特性よりも遅く推移した場合の各部の出力の時
間特性を示し、この場合第４図（（ロ）に示すようにル
ープの一巡の遅延時間は減少しループの伝達関数の極の
推移がすみやかになされるので、第４図（ｎ）に示され
るように負帰還制御されて所望の特性が得られる。
以上はチャーブ信号を発生する場合について述べたが、
関数発生回路の設定値を変えることにより、それに相当
した所望の周波数変調信号を得ることができる。
関数発生回路の設定値を変えることにより、それに相当
した所望の周波数変調信号を得ることができる。
なお上記実施例では発振周波数の推移方向を決定するた
めに、ＨＰＦ４のスカート特性を利用したが、損失もし
くは利得が周波数に対して単調に増加、減少する特性を
有するフィルタであれば、ＤＤＬ７の遅延特性の傾斜を
逆にする等の処置を施すことにより、同等に機能するも
のを得ることができる。
めに、ＨＰＦ４のスカート特性を利用したが、損失もし
くは利得が周波数に対して単調に増加、減少する特性を
有するフィルタであれば、ＤＤＬ７の遅延特性の傾斜を
逆にする等の処置を施すことにより、同等に機能するも
のを得ることができる。
以上のように、この発明に係る発振回路によれば、遅延
帰還ループ内にＶＤＬを挿入し、ループ−巡の遅延時間
を所望特性からの変位に応じて変化させる負帰還側？７
１１系を構成するようにし、たので、出力において、所
望の周波数変調特性が得られるという効果がある。
帰還ループ内にＶＤＬを挿入し、ループ−巡の遅延時間
を所望特性からの変位に応じて変化させる負帰還側？７
１１系を構成するようにし、たので、出力において、所
望の周波数変調特性が得られるという効果がある。
第１図はこの発明の一実施例による発振回路を示すブロ
ック図、第２図は第１図に示される可変遅延線の詳細ブ
ロック図、第３図は第２図の可変遅延線の動作を表わす
説明図、第４図は本発明における制御動作を表わす説明
図、第５図は従来の発振回路を示すブロック図、第６図
は従来の発振回路の動作を示す説明図である。 ｌ・・・増幅器、２・・・スイッチ、３・・・ＢＰＦ、
４・・・ＨＰＦ、５・・・スイッチ、６・・・出力端子
、７・・・ＤＤＬ、８・・・周波数弁別器（周波数弁別
手段）、９・・・関数発生器、１０・・・比較器、１１
・・・ＶＤＬ、１２・・・第１混合器、１３・・・第１
チヤープフイルタ、１４・・・第２混合器、１５・・・
第２チヤープフイルタ、１６・・・ＶＣＯ。 なお図中同一符号は同−又は相当部分を示す。
ック図、第２図は第１図に示される可変遅延線の詳細ブ
ロック図、第３図は第２図の可変遅延線の動作を表わす
説明図、第４図は本発明における制御動作を表わす説明
図、第５図は従来の発振回路を示すブロック図、第６図
は従来の発振回路の動作を示す説明図である。 ｌ・・・増幅器、２・・・スイッチ、３・・・ＢＰＦ、
４・・・ＨＰＦ、５・・・スイッチ、６・・・出力端子
、７・・・ＤＤＬ、８・・・周波数弁別器（周波数弁別
手段）、９・・・関数発生器、１０・・・比較器、１１
・・・ＶＤＬ、１２・・・第１混合器、１３・・・第１
チヤープフイルタ、１４・・・第２混合器、１５・・・
第２チヤープフイルタ、１６・・・ＶＣＯ。 なお図中同一符号は同−又は相当部分を示す。
Claims (2)
- （１）高周波信号を増幅する増幅器と、 この増幅器出力を、単峰特性を有する帯域通過ろ波器ま
たは高域通過ろ波器のいずれか一方に切替えて入力を行
うためのスイッチとを有し、このスイッチの出力を分散
形遅延素子を介して増幅器の入力へ帰還するよう構成さ
れてなる遅延帰還型の発振回路において、 上記遅延帰還ループ内に挿入された可変遅延線と、 上記ループの発振周波数を周波数弁別する周波数弁別手
段と、 予め設定された所望の周波数変調特性パターンを発生す
る関数発生器と、 上記周波数弁別手段の出力と上記関数発生器の出力とを
比較しその差に応じた出力を上記可変遅延線に遅延時間
制御信号として印加する比較器とを備えたことを特徴と
する発振回路。 - （２）上記スイッチは、当初帯域通過ろ波器側に切換え
られており、発振が安定した時点で高域通過ろ波器側に
切換えられることを特徴とする特許請求の範囲第１項記
載の発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13520186A JPS62291220A (ja) | 1986-06-10 | 1986-06-10 | 発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13520186A JPS62291220A (ja) | 1986-06-10 | 1986-06-10 | 発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62291220A true JPS62291220A (ja) | 1987-12-18 |
Family
ID=15146213
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13520186A Pending JPS62291220A (ja) | 1986-06-10 | 1986-06-10 | 発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62291220A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01148220U (ja) * | 1988-03-31 | 1989-10-13 |
-
1986
- 1986-06-10 JP JP13520186A patent/JPS62291220A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01148220U (ja) * | 1988-03-31 | 1989-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5220292A (en) | Microwave oscillator with noise degeneration feedback circuit | |
| US4152669A (en) | Phase locked loop with means for preventing locking at undesired frequencies | |
| EP0369660A2 (en) | Microwave frequency synthesizer with a frequency offset generator | |
| JPH07303042A (ja) | Ｐｌｌ周波数シンセサイザ | |
| NL8401347A (nl) | Een fsk data ontvanger. | |
| US4467277A (en) | Programmable detector for tone signals | |
| JPS62291220A (ja) | 発振回路 | |
| JP2610171B2 (ja) | 位相同期回路 | |
| JPS58205323A (ja) | シンセサイザ−受信機 | |
| JPH0379888B2 (ja) | ||
| KR200325843Y1 (ko) | 하이브리드를이용한광대역전압제어발진기 | |
| SU1197073A2 (ru) | Цифровой синтезатор частот | |
| JPH02141127A (ja) | 周波数制御回路 | |
| JPH04273721A (ja) | 高速周波数シンセサイザ | |
| JPH07260923A (ja) | レーダ装置用送信源 | |
| JP2740001B2 (ja) | 信号処理用フィルタの周波数調整回路 | |
| JPH07101946B2 (ja) | 磁気記録再生装置の色信号処理装置 | |
| JPH03230650A (ja) | Ａｆｃ回路 | |
| JPS60259016A (ja) | Ａｆｃ回路 | |
| JPH03258021A (ja) | 位相同期発振方法および回路 | |
| JPS60236327A (ja) | 信号初期捕捉装置 | |
| JPH09148960A (ja) | Ｐｌｌシンセサイザ回路及び周波数制御方式 | |
| JPH04347954A (ja) | Ｆｓｋ変調器 | |
| JPH0345937B2 (ja) | ||
| JPS63131705A (ja) | シンセサイザ変調回路 |