JPS6229148A - 相補型絶縁物分離基板の製造方法 - Google Patents

相補型絶縁物分離基板の製造方法

Info

Publication number
JPS6229148A
JPS6229148A JP60167434A JP16743485A JPS6229148A JP S6229148 A JPS6229148 A JP S6229148A JP 60167434 A JP60167434 A JP 60167434A JP 16743485 A JP16743485 A JP 16743485A JP S6229148 A JPS6229148 A JP S6229148A
Authority
JP
Japan
Prior art keywords
type
substrate
regions
silicon substrate
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60167434A
Other languages
English (en)
Inventor
Taiji Usui
臼井 太二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP60167434A priority Critical patent/JPS6229148A/ja
Publication of JPS6229148A publication Critical patent/JPS6229148A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bipolar Integrated Circuits (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は、相補型絶縁物分離基板の製造方法に関する
ものである。
(従来の技術) 相補型絶縁物分離基板は、同一基板内に独立した互に異
なる2種類の導電型の単結晶島を形成したものであシ、
主に高性能のパーティカル構造のNPN、PNP各々の
トランジスタを同一基板内に形成するために利用される
。このような相補を絶縁物分離基板は、従来、例えば特
公昭58−51417号公報に示されるようにして製造
されておシ、それを第2図に従って以下説明する。
まず、第2図(&)に示すように、(100)面を有す
る単結晶半導体基板1の一方の主表面に、sio。
などの絶縁膜マスク2を用いて異方性エツチングによシ
くぼみ部3を形成する。
次に、第2図(b)に示すように、前−起生導体基板l
のくぼみ部3の異面に、半導体基板1とは反対の導電型
をもつエピタキシャル層4を前記くぼみ部3の深さと同
程度の厚さに形成する。この工程で、エピタキシャル層
4と同時に、マスク20表面には、多結晶シリコン層5
が形成される。
その後、第2図(c)に示すように、研磨などによシ多
結晶シリコン層5を除去するとともに、前記基板1の表
面を平担にする。
さらに、マスク2を除去した後、第2図(d)に示すよ
うに、半導体基板1の表面部にはこれと同一導電型の複
数の高濃度不純物領域6を形成し、エピタキシャル層4
の表面部にはこれと同一導電型の高濃度不純物領域7を
形成する。さらに、その高濃度不純物領域7を有するエ
ピタキシャル層4を基板領域と分離する九めに、またそ
の基板領域を、それぞれ高濃度不純物領域6を有する複
数の領域に分離するために、くぼみ部3と同様な異方性
エツチングによ97字溝8を形成する。
その後、第2図(e)に示すように、7字溝8を含む基
板1の全表面に絶縁膜9を被着し、さらにその上に支持
体となる多結晶シリコン層10を形成する。
しかる後、第2図(e)を上下反転させ几第2図(f)
に示すように、前記半導体基板1の反対の主表面を、前
記7字溝8の先端が露見するまで研磨除去することで、
エピタキシャル層4および各分離基板領域からなる絶縁
膜分離された2種類の導電型の単結晶島を形成し、相補
型絶縁物分離基板を得る。
(発明が解決しようとする問題点) しかるに、以上述べた従来の方法では、半導体基板1と
反対の導電型を有するエピタキシャル成長という高温処
理工程において、基板1からの不純物のオートドーグに
より所望の比抵抗を有するエピタキシャル層4延いては
そのエピタキシャル層4からなる単結晶島が得にくいこ
と、またくぼみ部3周辺でのエピタキシャル成長速度が
遅いために、くぼみ部3でのエピタキシャル層4の充填
が不充分にな夛、単結晶島形状を損ねるという問題点が
1、さらに、工I!クキシャル成長とその後に続く研磨
工程は処理時間を多く必要とする九めに、この種の相補
型絶縁動労・離基板の製造に長時間を要するという問題
点があった。
この発明は、以上述べ念、エピタキシャル成長と研磨工
程での問題点を除去し、処理時間も短縮できるという優
れた相補型絶縁物分離基板の製造方法を提供することを
目的とする。
(問題点を解決する几めの手段) この発明では、P型シリコン基板に選択的に中性子を照
射することにより、該P型シリコン基板の選択された・
領域をN型領域に反転させる。
(作用) すなわち、中性子を照射すると、シリコン中の天然同位
元素so B 1がβ崩壊し、安定なリンの同位元素に
変わることで、照射された領域はN型領域に変わる。そ
して、これによシP型シリコン基板にP型領域とN型領
域が得られる結果、以後、通常の方法で両領域を絶縁膜
分離(誘電体分離)することで、NlfとP型の相補型
の単結晶島を形成することができる。
(実施例) 以下この発明の一実施例を第1図を参照して説明する。
まず、第1図(a)に示すように、P型で(ioo)面
を有する単結晶シリコン基板21の一方の主表面側に、
中性子を吸収するマスク材22を所望のノンターンに形
成した後、したがって選択的に配置する。ここで、マス
ク材22としては、例えばpb(鉛)、ホウ素ガラス、
酸化カドミウムがある。
その後、P型シリコン基板21に、前記マスク材22を
マスクとして熱中性子を選択的に照射する。すると、熱
中性子が照射された領域は、シリコン中の天然同位元素
30 Siがβ崩壊し、安定なリンの同位元素に変わる
ことで、第1図(b)に示すようにN型領域23に変わ
る。ここで、この反応は次のように表わされる。
β− 3°5l(n・γ)31S1−一一31P(β−崩壊に
よる半減期は2.62時間)31pに変換される輩は、
照射する中性子の量と照射時間に比例し、次式が一般に
成立−する。
cp −2,OX 10−’φを 念だし、Cpニリン濃度(原子/−) φ:熱中性子束(中性子/−3) t:照射時間(3) その後、シリコン基板21のN型領域23とP型頭域(
特に符号24を付す)に、前記一方の主表面側にて、従
来技術と同様にして第1図(b)に示すように高濃度不
純物領域25.26を形成する。
次K、シリコン基板21の一方の主表面側に絶縁膜27
’i形成した後、その絶縁膜27が第1図(e) K示
すように前記各高濃度不純物領域25 、26上にのみ
残るように通常のホトリソ工程にてパターニングする。
次いで、シリコン基板21のP属領域24とN型領域2
3を分離するために、第1図(d)に示すように、前記
残存絶縁膜27を1スクとしてシリコン基板21のP型
、N型領域24.23の境界部を所望の深さまでアルカ
リ異方性エツチングしてV字溝28(分離溝)を形成す
る。
その後、マスクとしての絶縁膜27を除去した上で、第
1図(e)に示すように、V字溝28を含む基板21の
一方の主表面全体に新たに絶縁膜29を形成し、さらに
その上に支持体層としての多結晶シリコン層30を前記
シリコン基板21と同・程度の厚さとなるまで、CVD
法などによって形成する。
しかる後、第1図(e)を上下反転させた第1図(f)
に示すように、シリコン基板21の反対の主表面側を、
前記7字溝28の先端が露見するまで研磨除去すること
で、各P型頭域24および各N型領域23からなる絶縁
膜分離されたP型、N型2種、。
類の単結晶島を形成し、相補型絶縁物分離基板を得る。
(発明の効果) 以上のように、この発明の製造方法によれば、従来のエ
ピタキシャル層領域に相当するN型領域を、中性子照射
によってP!!!!シリコン基板に形成するようにした
ので、その比抵抗ひいてはそのN型領域からなる単結晶
島の比抵抗は、中性子の照射強度、照射時間を決めるこ
とで、正確に制御できる。また、その方法によれば、く
ぼみエピタキシャル成長が不要となシ、くぼみ部周辺で
のエピタキシャル層の充填が不充分になって分離形状を
損うということもなく、良好な島形状が得られる。
また、くぼみエツチング→エピタ中シャル成長→研磨工
程の一連の従来工程に比べて工程数が減シ、中性子照射
とその後のβ−崩壊による半減期(2,62時間)の時
間だけで済み、大幅な処理時間の短縮が可能となる。
【図面の簡単な説明】
(図面) 第1図はこの発明の相補型絶縁物分離基板の製造方法の
一実施例を示す断面図、第2図は従来の相補型絶縁物分
離基板の製造方法を示す断面図である。 21・・・単結晶シリコン基板、22・・・マスク材、
23・・・N型領域、24・・・P型頭域、28・・・
7字溝、29・・・絶縁膜、30・・・多結晶シリコン
層。 イζ¥ε日呂−大方そイ9’l のビハ−m図第1図 イ芝来かよの断面口 第2図 イ芝釆方清ml析面図 第2図

Claims (1)

  1. 【特許請求の範囲】 (a)P型シリコン基板に中性子を選択的に照射するこ
    とにより、該P型シリコン基板の選択された領域をN型
    領域に反転させる工程と、 (b)その後、前記シリコン基板のP型、N型領域の境
    界部を所望の深さまでエッチングして分離溝を形成する
    工程と、 (c)その分離溝を含む前記シリコン基板の一方の主表
    面側に絶縁膜を形成する工程と、 (d)その絶縁膜上に支持体層を形成する工程と、(e
    )その後、前記シリコン基板の反対の主表面側を前記分
    離溝の先端が露見するまで除去することにより、シリコ
    ン基板のP型領域およびN型領域からなる絶縁膜分離さ
    れた2種類の導電型の単結晶島を形成する工程とを具備
    してなる相補型絶縁物分離基板の製造方法。
JP60167434A 1985-07-31 1985-07-31 相補型絶縁物分離基板の製造方法 Pending JPS6229148A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60167434A JPS6229148A (ja) 1985-07-31 1985-07-31 相補型絶縁物分離基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60167434A JPS6229148A (ja) 1985-07-31 1985-07-31 相補型絶縁物分離基板の製造方法

Publications (1)

Publication Number Publication Date
JPS6229148A true JPS6229148A (ja) 1987-02-07

Family

ID=15849633

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60167434A Pending JPS6229148A (ja) 1985-07-31 1985-07-31 相補型絶縁物分離基板の製造方法

Country Status (1)

Country Link
JP (1) JPS6229148A (ja)

Similar Documents

Publication Publication Date Title
JPS59119848A (ja) 半導体装置の製造方法
CN109216169B (zh) 半导体晶片背面图案与正面图案精确对准的方法
JPH0799239A (ja) 半導体装置及び半導体装置の製造方法
EP0455087B1 (en) Method of forming a silicon wafer with a chip separating structure and single crystal layer sections
JPH04206766A (ja) 半導体装置の製造方法
JP2825322B2 (ja) 誘電体分離構造を有する半導体基板の製造方法
JP2925312B2 (ja) 半導体基板の製造方法
JPH0240947A (ja) 半導体装置の製造方法
JP2721265B2 (ja) 半導体基板の製造方法
JPS6229148A (ja) 相補型絶縁物分離基板の製造方法
JPH0370155A (ja) 誘電体分離型半導体装置の製造方法
JPH04199632A (ja) Soiウエハ及びその製造方法
JP3136561B2 (ja) 半導体装置の製造方法
JPS63213932A (ja) 相補形誘電体分離基板の製造方法
JPS6245042A (ja) 半導体集積回路の製造方法
JPS61184845A (ja) 相補型絶縁物分離基板の製造方法
JPS6177338A (ja) 誘電体分離基板の製造方法
JPS5840337B2 (ja) 半導体集積回路の製造方法
JPS6224617A (ja) エピタキシヤル成長方法
JPS62122143A (ja) 半導体素子形成用基板の製造方法
JPH02257652A (ja) 誘電体分離基板の製造方法
JPH01134947A (ja) 半導体装置の製造方法
JPS59202647A (ja) 半導体装置の製造方法
JPS5799736A (en) Fabrication of semiconductor substrate
JPS5596652A (en) Method of fabricating semiconductor device