JPS62293855A - 位相曖昧度除去方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の詳細な説明 〔産業上の利用分野〕 本発明はバーストモードで信号を伝送するＰＳＫ変復調
方式の復調の過程で発生する位相曖昧度の除去し、バー
ストデータのフレーム同期を確立する位相曖昧度除去方
式に関する。

〔従来の技術〕

この種のＰＳＫ変復調方式に用いられる位相曖昧度除去
回路としては、第３図（ａ＞、（１））に示すように、
データの開始を示すＳＯＭ　（Ｓｔａｒｔｏｒ　Ｍｅｓ
ｓａｇｅ）を用いた回路がある。この回路は、第３図（
ａ）に示すように、送信側にはＳ　ＯＭ発土器となるＡ
、１３２チヤネルのシフトレジスタ３１，３２．ＳＯＭ
発生器３３．３４およびセレクタ３２５．３６を備え、
受信側には第３図（ｂ）に示すように、直並列変換回路
３７．３８．Ｓ。

Ｍ検出回路３９，４０．位相検出器４１および位相曖昧
度訂正器４２を備えている。この回路は、本発明者が先
願（特願昭６１−５８１８８号）において提案じたもの
である。

この回路は、送信側でつくられたＳＯＭを付加したＡチ
ャネル入力信号１０６を入力し、ＡチャネルＳＯＭ検出
信号３１７を出力するＡチャネルＳＯＭ検出器３９と、
同様にＳＯＭを付加したＢチャネル入力信号１０７を入
力し、ＢチャネルＳＯＭ検出信号３１８を出力するＢチ
ャネルＳＯＭ検出器４０と、これらＡ、ＢチャネルＳＯ
Ｍ検出信号３１７，３１８とを入力し、位相検出信号３
１９を出力する位相検出器４１と、Ａ、Ｂチャネル入力
信号１０６．１０７を入力し、位相曖昧度除去済Ａチャ
ネル信号１１０と位相曖昧度除去済Ｂチャネル信号１１
１とを出力する位相曖昧度訂正器４２（この回路の一例
は先願に示されている）とが含まれる。

送信側のＳＯＭ発生器からバーストデータの先頭に既知
パターンであるＳＯＭを付加して送り出し、受信側のＡ
、ＢチャネルＳＯＭ検出器３９゜４０で受信したＳ　Ｏ
ＭパターンがＳＯＭＡ、Ｓ。

Ｍズ、ＳＯＭＢ、８０Ｍ下（ＳＯＭπはＡチャネルの極
性が逆になったもの）の４つの３０Ｍパターンのうちい
ずれかを検出し、それぞれＳＯＭ検出信号３１７．３１
８を出力する。位相検出器４１は、これらのＳＯＭ検出
信号３１７，３１８によりＡチャネル、Ｂチャネルのバ
ーストデータの位相状態を検出し、ＳＯＭ検出信号でラ
ッチをかけた位相検出信号３１９を出力する。この位相
検出信号３１っで位相曖昧度訂正器４２内のセレクタを
選択することにより、位相曖昧度を除去している。

さて、パース！・モードのデータ伝送に於いては、各バ
ーストデータ毎に位相状態が異なる為、各バーストデー
タ毎にＳＯＭにより位相曖昧度を除去しなければならな
い。しかし、回線状態により３０Ｍパターンが検出され
ないと位相検出信号３１９が更新されない。そのため、
位相曖昧度訂正器４２内のセレクタは１つ前の位相検出
信号で選択された入力端子を遷んだままであるから、Ｓ
ＯＭが検出されなかったバーストデータは位相曖昧度が
訂正されないまま、外部へ出力される。又、受信＋ｉで
は、ＳＯＭ検出信号によってバーストデータの先頭ビッ
トを検出しフレーム同期を確立している為、ＳＯＭが検
出されないと受信側の同期確立も不可能となる。

次に、第４図（ａ＞、（ｂ）は従来のコンティヌユアス
モードのデータ伝送で使われているパリティ符号による
位相曖昧度除去回路の伝送系および受信系のブロック図
を示す。この位相曖昧度除去回路は、送信側が直列信号
１０１を入力し、７本の並列信号５０２を出力する直並
列回路５１と、並列信号５０２を入力し、パリティ符号
５０３を出力するパリティ発生器５２と、並列信号５０
２とパリティ符号５０３を入力し、Ａチャネル出力信号
１０４とＢチャネル出力信号１０５とを出力する並直列
回路５３とで構成される。

一方、受信側は、Ａ　（Ｂ）チャネル入力信号１０６　
（１０７）を入力し１ピツ１〜から４ピツ）・までの４
本の遅延信号５０８　（５０９）を出力するシフトレジ
スタ５４　（５５）と、遅延信号５０８（５０９＞と制
御信号５１０を入力し選択遅延信号５１２（５１３）を
出力するセレクタ５６（５７）と、選択遅延信号５１２
と選択遅延信号５１３とを入力し極性訂正信号５１４を
出力する極性訂正回路５９と、極性訂正信号５１４と制
御信号５１１とを入力して位相曖昧度除去済Ａチャネル
信号１１０と位相曖昧度除去済Ｂチャネル信号１１１を
出力するセレクタ６０と、位相曖昧度除去済Ａチャネル
信号１１０とＢチャネル信号１１１とを入力し、７本の
並列信号５１７とパリティ符号５１８を出力する直並列
回路６１と、並列信号５１７を入力し局部パリティ信号
５１９を出力するパリティ発生！Ｓ６２と、パリティ符
号５１８と局部パリティ符号５１つを入力し両信号の排
他的論理和をとり、その結果をシンドロームパルス５２
０として出力するＥＸ−ＯＲ回路６３ど、シンドローム
パルス５２０を入力し、サーチパルス５２１を出力する
カウンタ６４と、サーチパルス５２１を入力し、制御信
号５１０と制御信号５１１とを出力する５ビツトカウン
タ６５とから構成される。

次にこの回路の動作を説明する。

まず、送信側において、５６にｂｐｓのデータ入力信号
１０１は直並列回路５１で直並列変換され、８Ｋｂｐｓ
の７本の並列信号ｉ、ｊ、に、Ｊ、ｍ、ｎ。

０５０２となる。次に、パリティ発生器５２で７木の並
列信号５０２から生成多項式に従い、パリティ符号（Ｐ
）５０３とやはり８　Ｋｂｐｓの速度で発生させる。そ
して並直列回路５３で７本の並列信号５０２とパリティ
符号５０３の計８本の並列信号を４本ずつ並直列変換し
、Ａ、Ｂ２チャネルの３２　Ｋｂｐｓの出力信−号５０
４．５０５として出力する。この場合、パリティ符号Ｐ
の生成多項式は次式のように示される。

Ｐ＝　ｉ　（Ｘ　−’　十Ｘ　−’　十Ｘ−２°＋　Ｘ
　−４３）＋ｊ　（Ｘ　−’　＋Ｘ　’−２２＋Ｘづ５
　＋Ｘ　−４４）＋ｋ　　（Ｘ　　−’　　＋Ｘ　　−
３°＋　Ｘ　−３４＋　Ｘ　−４８＞＋　Ｉ　（Ｘ−１
＋Ｘ　−”＋Ｘ−”　十Ｘ−３８＞十ｍ　（Ｘ−１＋　
Ｘ　　−”　＋　Ｘ−”　十Ｘ−”　）＋ｎ　　（Ｘ　
　−’　　＋Ｘ　　−’　　＋Ｘ−９＋Ｘ−３３　）十
ｏ　（Ｘ　−’　＋Ｘ−８＋Ｘ−１８＋Ｘ−４６）但し
、ここでｘ−１は１ビツト遅延させる操作を意味する。

一方、受信側においては、３２　Ｋｂｐｓの２つの入力
信号１０６．１０７を複号部で処理するため直並列回路
６１で直並列変換をしてｉ、・・・、ｐを並列に区切る
必要があるが、特別な区切りの同期符号等の信号がない
ので４通りの曖昧が発生する。

また、ＰＳＫ復調部から出力されるＡ、Ｂ２チャネルの
３２Ｋｂｐｓの入力信号１０６．１０７と、送信側で出
力したＡ、Ｂ２チャネルの出力信号１０４．１０５との
それぞれの対応が明確でなく、またＡ、Ｂそれぞれの入
力信号が独立に送信側で出力された信号に対して極性反
転をしている可能性がある。すなわち、１つの送信側出
力信号が８種類の受信入力信号のどれかに変化するので
、受信側では、現在の受信状態が８種類の中のどの形な
のかを信号自体から見つけ出す必要がある。この８種類
の入力信号の組合わせとそれを補正するための極性訂正
回路５９の回路の一例を第５図に示す。これらの２つの
要素から合計３２の処理方法を一つづつ設定し、それが
正しいか否かを誤りパルス１１３の’ＩＪ発生確率を調
べて判断し正しいＬのを見つける。

これらＡ、Ｂ２チャネルの入力信号１０６．］０７は４
ビツトのシフトレジスタ５４．５５においてそれぞれ１
ビットから４ビツト遅延の４木の遅延信号５０８．５０
９に変換される。そして３２通りの状態を設定する５ビ
ツトのカウンタ６５の初段と２段目の出力にあたる制御
信号５１０により、それぞれ４本の遅延信号５０８．５
０９はセレクタ５６．５７においてそれぞれのうちの１
本が選択遅延信号５１２，５１３として出力される。こ
れら選択遅延信号５１２．５１３は極性訂正回路５９に
おいて、第５図に示すように４相位相復調の過程で発生
する８通りの組合わせに対して極性訂正を行なった８組
の極性訂正信号５１４に変換される。そしてセレクタ６
０において８組の極性訂正信号５１４は５ビツトのカウ
ンタ６５の３段目〜５段目の出力にあたる制御信号５１
１により、そのうちの１組が選択され、位相曖昧度除去
済信号１１０，１１１として出力される。

一方、位相曖昧度除去済信号１１０．１１１は並列回路
６１において送信側と同じように７本の並列信号（ｉ〜
ｏ）５１７とパリティ符号５１８に直並列変換される。

そして７本の並列信号５１７よりパリティ発生器６２に
おいて送信側と同じ生成多項式によって局部パリティ符
号５１９が生成される。この局部パリティ５１つとパリ
ティ符号５１８はＥＸ−ＯＲ回路６３において論理和が
とられ、パリティ符号５１８と局部パリティ５１９が異
なる時のみ「１」となるシンドロームパルス５２０が出
力される。カウンタ６４はこのシンドロームパルス５２
０の数をカウントし、設定値以上になったとき、サーチ
パルス５２１を発生し、５ビツトのカウンタ６５を１カ
ウント進め次の組合わせを選択する。このようにしてサ
ーチパルスにより、３２通りの状態を設定する５ビツト
のカウンタを１つづつカウントアツプしながらその都度
その組合わせが正しいか否かをシンドロームパルスの発
生確率を調べて判断するという、帰還形の制御方法で位
相曖昧皮除去を行なっている。

〔発明が解決しようとする問題点〕

上述した従来のバーストモードのデータ伝送で使われて
いる位相曖昧度除去回路のＳＯＭは、位相曖昧皮除去の
他に、受信側のフレーム同期を確立する役割をもってい
る。したがって、回線状態が悪くなってもフレーム同期
は安定に確保する必要がある為、３０Ｍパターンはいく
らかのビット誤りまでは許容されている。

しかし、３０Ｍパターンがこの許容値以上誤って、３０
Ｍ検出ができなくなると、位相曖昧皮除去も受信側の同
期確立も不可能となり、この３０Ｍ検出ができなかった
バーストデータは捨ててしまわなければならない。この
ことはバーストデータの周期が長い程大量のデータを捨
てることになる。

一方、従来コンティヌアスモードのデータ伝送で使われ
ているパリティ符号による位相曖昧度除去回路は、特別
の固定パターンを必要とすることなく入力信号のどこか
らでも位相曖昧度を除去できるという利点があるが、前
述のように３２通りの状態を１つづつ設定し、その度に
その組合わせが正しいか否かをシンドロームパルスの発
生確率を調べて判断するという帰還形制御方法で曖昧塵
除去を行なっているため、位相曖昧度を除去する迄の時
間がＳＯＭによる方式に比べ格段にががりすぎるという
欠点がある。

本発明の目的は、これらの欠点を除き、曖昧塵除去の時
間を短縮すると共に、データの途中がらでも位相曖昧度
を除去できるようにした位相曖昧度除去方式を提供する
ことにある。

〔問題点を解決するための手段〕

本発明の位相曖昧度除去方式の構成は、送信側には、デ
ータ伝送すべき入力信号のバーストデータに一定周期で
パリティ符号を付加して出力するパリティ符号発生回路
と、このパリティ符号発生回路のパリティ符号を付加し
たデータの先頭にデータ開始を示す固定パターンのＳＯ
Ｍ　（Ｓｔａｒｔ　ｏｆＭｅｓｓａｇｅ）を付加して出
力するＳＯＭ発生回路とを備え、受信側には、前記ＳＯ
Ｍとパリティ符号とを付加した信号を入力して前記ＳＯ
Ｍにより位相曖昧度を除去した信号を出力する第１の位
相曖昧度除去回路と、この第１の位相曖昧度除去回路の
位相曖昧度を除去した信号を入力し制御信号に従って前
記パリティ符号による位相曖昧度の除去を制御された出
力信号と前記パリティに誤りがあったときに発生する誤
りパルスとを出力する第２の位相曖昧度除去回路と、前
記誤りパルスが所定値以上計数されたとき誤り車信号を
出力するカウンタと、このカウンタからの誤り車信号の
入力により動作し前記バーストデータの先頭が受信され
たときリセットされる前記制御信号を出力する制御回路
とを備えることを特徴とする。

〔作用〕

本発明の構成によれば、従来のバーストモードでデータ
を伝送するＰＳＫ変復調がＳＯＭによる位相曖昧皮除去
しか行なわれないのに対し、コンティヌアスモードのデ
ータを伝送で使われているパリティ符号による第２の位
相曖昧度除去回路を付は加えることによって、位相曖昧
度を除去する迄の時間が短くすると共に、固定パターン
を必要とすることなくデータの途中からでも位相曖昧度
を除去できる。通常、バーストデータの先頭でＳＯＭが
検出されている間はＳＯＭによる位相曖昧皮除去を行な
い、バーストデータの先頭でＳＯＭが検出できずに誤り
パルスの数が設定値を越えたときのみパリティ符号によ
る位相曖昧皮除去に切り換えている。

〔実施例〕

次に本発明を図面により詳細に説明する。

第１図（ａ＞、（ｂ）は本発明の一実施例の送信側およ
び受信側のプロ・ツク図であり、バーストモードの４相
ＰＳＫ変復調における回路を示している。本実施例は、
送信側において、第１図（ａ）に示すように、直列入力
信号１０１はパリティ符号発生回路ｌによってパリティ
符号をつけたＡ。

Ｂチャネル信号１０２．１０３に変換され、ＳＯＭ発生
回路２によってさらにＳＯＭが付加され、Ａ、Ｂチャネ
ル信号１０４，１０５として出力される。このパリティ
符号発生回路ｌは第４図（ａ）の回路、ＳＯＭ発生回路
２は第３図（ａ）の回路を用いることができる。

一方、受信側において、第１図（ｂ）に示すように、受
信復調部７から、ＳＯＭとパリティ符号とを付加したＡ
、Ｂチャネル信号１０６．１０７とタロツク信号１１６
とアクリジョン１１フ信号とが出力され、ＳＯＭおよび
パリティ符号の各位相曖昧度除去回路３，４に供給され
、カウンタ５および制御回路６により、制御されて位相
曖昧度が除去される。ＳＯＭの位相曖昧度除去回路３は
、３０Ｍパターンが検出された時に入力信号１０６゜１
０７の位相曖昧度を除去し、出力信号１０８゜１０９と
して出力し、第３図（ｂ）と同等の回路を用いることが
できる。

また、パリティ符号の位相曖昧度除去回路４は信号１０
８．１０９の入力クロック信号１１６と制御信号１１５
とを入力し、制御信号１１５がＯＮのときだけ信号１０
８．１０９に付加されているパリティ符号により位相曖
昧度を除去し、その除去した信号を信号１１０．１１１
として出力端子から外部に出力し、かつカウンタ制御信
号１１２と誤りパルス１１３とを出力し、第４図（ｂ）
と同じ回路を用いることができる。

また、カウンタ５は、誤りパルス信号１１３とカウンタ
制御信号１１２とを入力し、カウンタ制御信号１１２が
ＯＮになっている間だけ、誤りパルス信号１１３のパル
ス数を計数し、この計数値が設定値以上になったときの
みＯＮとなる信号を誤り車信号１１４として出力し、制
御回路６は誤り車信号１１４の入力クロック信号１１７
とを入力し、誤り車信号１１４が「１」になっときのみ
位相曖昧皮除去４を動作させ、次にバーストデータの先
頭で入力アクジジョン信号１１７が「１」になると位相
曖昧度除去回路４の動作を止めるような制御信号１１５
を出力する。

次に、本実施例の動作を説明する。

位相曖昧度除去回路３に入力されたＡ、Ｂチャネル入力
信号１０６．１０７は回線状況及び熱雑音により３０Ｍ
パターンが許容値以上誤ると、位相曖昧度が除去されな
いまま信号１０８，１０９として出力される。また、位
相曖昧度除去回路４内の５ビ・ソトのカウンタは、通常
制御信号１１５の「０」信号により、動作が止まってい
るなめ、位相曖昧度除去回路３で位相曖昧度を除去され
ずに、位相曖昧度除去回路４に入力された信号１０８．
１０９は、この回路４でも位相曖昧度を除去されないま
ま信号１１０，１１１として外部に出力される。

一方、位相曖昧度除去回路４内の復号部では）Ｘ信側で
付加された信号１０８．１０９内のパリティ符号と、新
たに受信側でパリティ符号を除いた他のデータより作成
した局部パリティ符号とを比較して、両者が違っていれ
ば誤りパルス信号１１３を出力するが、この時には、ま
だ信号１０８゜１０９の位相曖昧度が除去されていない
ので、当然誤りパルス信号１０７が出力される。

カウンタ３は、信号１０８，１０９が位相曖昧度除去回
路４に入力されてからある一定時間たった後「１」のな
るカウンタ制御信号１１２により誤りパルス１１３の数
をカウントし始める。そして、誤りパルス１１３がある
設定値以上刃ウンタされると、誤り車信号１１４を制御
回路６に出力する。

制御回路６は誤り車信号１１４が入力されると、制御信
号１１５を’ＩＪにし、位相曖昧度除去回路４内の５ビ
ツトのカウンタ（６５）を動作させる。この５ビツトの
カウンタを１つずつカウントアツプしながら、前述の３
２通りの組合わせのうちどれが正しいか否かを誤りパル
スの発生確率を調べながら位相曖昧皮除去を行なう、こ
の位相曖昧度が除去できると、前述のパリティ符号と局
部パリティ符号が一致するので、誤りパルス信号１１３
は発生しなくなり、誤り車信号１１４も出力されない。

しかし、位相曖昧度除去回路４内の５ビツトのカウンタ
の動作を制御する制御信号１１５は、位相曖昧度除去回
路３で位相曖昧度が除去できる次のバーストデータの先
頭までは「１」のままである。

そして、バーストデータの先頭を表わす入力アクジジョ
ン信号１１７により制御信号１１５は「０」となり、位
相曖昧度除去回路４内の５ビツトのカウンタは動作を停
止して位相曖昧皮除去を停止し、代りに位相曖昧度除去
回路３での位相曖昧皮除去を行なう。

第２図は本発明の第２の実施例の受信系のブロック図で
ある。第１の実施例が４相ＰＳＫ変復調における位相曖
昧度除去回路であるのに対し、本実施例は２相ＰＳＫ変
復調における位相曖昧度除去回路を示し、入出力線数だ
けが異なる場合を示している。本実施例も、第１図と同
様な位相曖昧度除去回路３′、４”を用いて、入力信号
１２０から信号１２１を介して位相曖昧度を除去した出
力信号１２２を得ている。

〔発明の効果〕

以上説明したように、本発明は、従来のＳＯＭにより位
相曖昧皮除去と共に、パリティ符号による位相曖昧皮除
去を誤りパルスの有無で制御することにより、バースト
モードでの３０Ｍ未検出によるデータの欠落を最小限に
押えることができ、回線の有効利用に役立つという効果
がある。

【図面の簡単な説明】

第１図（ａ＞、（ｂ）は本発明の位相曖昧度除去方式の
第１の実施例の送信系および受信系のブロック図、第２
図は本発明の第２の実施例の受信系のブロック図、第３
図（ａ）、（ｂ）は従来のＳＯＭによる位相曖昧度除去
回路の構成を示す送信系および受信系のブロック図、第
４図（ａ）。 （ｂ）は従来のパリティ符号による位相曖昧度除去回路
の送信系および受信系のブロック図、第５図は第４図の
中の極性訂正回路の構成を示す回路図である。 １・・・パリティ符号発生回路、２・・・ＳＯＭ発生回
路、３，３′・・・ＳＯＭの位相曖昧度除去回路、４゜
４′・・・パリティ符号の位相曖昧度除去回路、５゜６
４・・・カウンタ、６・・・制御回路、７・・・復調部
、３１．３２．５４．５５・・・シフトレジスタ、３３
゜３４・・・ＳＯＭ発生器、３５，３６．５６．５７゜
６０・・・セレクタ、３７，３８，５１．６１・・・直
並列回路、３９．４０・・・３０Ｍ検出器、４１・・・
位相検出器、４２・・・位相曖昧度訂正器、５２．６２
・・・パリティ発生器、５３・・・並直列回路、５つ・
・・極性訂正回路、６３・・・ＥＸ−ＯＲ回路、６５・
・・５ビツトカウンタ、１０１・・・直列入力信号、１
０２．１０３・・・パリティ符号付加のチャネル信号、
１０４゜１０５・・・ＳＯＭ、パリティ符号付加した各
チャネル信号、１０６，１０７，１２０・・・チャネル
入力信号、１１０，１１１．１２２・・・位相曖昧皮除
去したチャネル信号、１１２・・・カウンタ制御信号、
１１３・・・誤りパルス信号、１１４・・・誤り車信号
、１１５・・・制御信号、１１６・・・クロック信号、
１１７・・・アクジジョン信号。

Claims (1)

【特許請求の範囲】
1. 送信側には、データ伝送すべき入力信号のバーストデー
   タに一定周期でパリティ符号を付加して出力するパリテ
   ィ符号発生回路と、このパリティ符号発生回路のパリテ
   ィ符号を付加したデータの先頭にデータ開始を示す固定
   パターンのＳＯＭ（Ｓｔａｒｔ　ｏｆ　Ｍｅｓｓａｇｅ
   ）を付加して出力するＳＯＭ発生回路とを備え、受信側
   には、前記ＳＯＭとパリティ符号とを付加した信号を入
   力して前記ＳＯＭにより位相曖昧度を除去した信号を出
   力する第１の位相曖昧度除去回路と、この第１の位相曖
   昧度去回路の位相曖昧度を除去した信号を入力し制御信
   号に従って前記パリティ符号による位相曖昧度の除去を
   制御された出力信号と前記パリティに誤りがあったとき
   に発生する誤りパルスとを出力する第２の位相曖昧度除
   去回路と、前記誤りパルスが所定値以上計数されたとき
   誤り率信号を出力するカウンタと、このカウンタからの
   誤り率信号の入力により動作し前記バーストデータの先
   頭が受信されたときリセットされる前記制御信号を出力
   する制御回路とを備えることを特徴とする位相曖昧度除
   去方式。