JPS62295523A - 符号化信号のためのエコ−除去器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明］ 産業上の利用分野 本発明はエコー除去器（ｅｃｈｏ　ｃａｎｃｅｌｌｅｒ
）に関し、そして詳細には、限定ではないが、符号化信
号を伝搬する電話網のようなデジタル伝送システムのた
めのエコー除去器に関する。

従来の技術及び発明が解決しようとする問題点電話網に
おける新サービスに対する要求を満たすために、デジタ
ル・データは通常の２線加入者回線で伝送されなければ
ならない。実際、ＰＣＭ統金網金網Ｉ　５ＤＮ）に対す
る仕様は、加入者回線において１４４ｋＢ／秒の最小デ
ジタル伝送速度を必要とする。この速度は、信号化、フ
レーム化、及び他のそのようなオーバヘッド必要要件に
よって約１６０１（Ｂ　７秒に増加される。例えば周波
数分割多重通信（ＦＤＭ）　、時圧縮多重通信（ＴＣＭ
又はピンポン）、ハイブリッド・プラス・エコー除去器
（ＥＣＨ）のようないろいろな利用可能な伝送技術の中
で、ハイブリッド・プラス・エコー除去器技術が、最大
範囲を提供するので好ましい。

ハイブリッド・プラス・エコー除去器システムにおいて
、信号は同時に反対方向において送信され、そして同一
周波数帯域を占める。エコー除去器は、入力ＦＡＲＥＮ
Ｄ信号が出（ｏｕ１４ｏｉＢ）データ信号（ＮＥＡＲＥ
ＮＤ）のエコーによって害なわれるので必要とされる。

そのようなエコーはハイブリッド自身を横切る漏洩と回
線における不連続点での反射、例えばゲージ変化とブリ
ッジ・タップによる。エコー除去器は、出力信号からエ
コー信号の推定値を導出し、そしてそれを入（ｉｎｃｏ
ｒａｉｎｇ）ＦＡ’Ｒ，ＥＮＤ信号から減算することに
よってエコーを減らす。推定値が正確ならば、エコー信
号が減算され、そして実ＦＡＲＥＮＤ信号のみが残る。

そのような適応エコー除去器は、エコーが送出される信
号の関数である、即ち、それらの間には相関関係がある
、という事実を利用する。

実際に、任意の瞬間にエコーに寄与する有限数（Ｎ）の
先行ビットがある。より早いピッ１〜の効果は無視でき
る。このように、エコー長さはＮビットであると言われ
る。実例として、１．６０　ｋ　Ｂ　７秒のＩ　ＳＤＮ
信号に対するエコー長は、実際の目−４〜 的に対して、８ビツトから１６ビツＩ・であると思われ
る。

エコー推定値を生成するために、エコー除去器は、先行
するＮビット期間に対して出信号波形についての情報を
供給されなければならない。エコー除去器の１つの公知
の部類は、横断フィルター（ｔｒａｎｓｖｅｒｓａｌ　
　ｆｉｌｔｅｒ）の部類であり、信号を遅延回線を通し
て送り、かつ遅延要素を適応係数だけ乗算することによ
って行われる。そのようにして生じた倍数（ｍｕｌｔｉ
ｐＩｅｓ）は、ＦＡＲＥＮＤ信号から減算するための推
定エコー信号を与えるために合計される。

係数は、エコーが除去されるまで漸次適応される。

不幸なことに、この種類のエコー除去器は、特に、例え
ば自動マーク反転（ＡＭＩ）形式の下で符号化される信
号の長いエコーを除去するために完全に満足がいくとい
うものではない。それは各々の及びすべてのサンプル瞬
間においてエコー推定値を計算しなければならないので
、従来の横断フィルター・エコー除去器は一般に複雑で
ありがっ高速の構成要素を必要とし、従ってそのような
信号に対する実際の適用に対しては満足いくものではな
い。さらに、それは直線のエコー通路での使用に制限さ
れる。

最近の部類のエコー除去器は、メモリの部類であり、低
速ハードウェアしか必要としない−即ち、１メモリリー
ド／ライト及び１加算しかサンプル時間において行われ
ない−ために、そしてそれが非線形エコー除去を行うこ
とができるためにしばしば好まれる。そのようなメモリ
形式のエコー除去器は、アメリカ電気電子学会（Ｉ　Ｅ
ＥＥ　）会報２９巻１１号１９８１年１１月において「
２線加入者回線に対する新デジタル・エコー除去器（Ａ
Ｎｅｗ　　Ｄｉｇｉｔａｌ　　Ｅｃｈｏ　　Ｃａｎｃｅ
ｌ　Ｉｅｒ　　ｆｏｒ　　Ｔｗｏ−Ｗｉｒｅ　　５ｕｂ
ｓｃｒｉｂｅｒ　　Ｌｉｎｅ、ｓ）」と題する論文にお
いてホルト（Ｈｏｌｔｅ）及びスタッフロテン（Ｓｔｕ
ｆｆ　Ｉｏｔｔｅｎ）の１氏によって開示されている。

かれらは、出力２進信号波形のＮビ・ントのずべての可
能な組み合わせに対するエコー推定値を保持するなめに
使用される大きなデジタル・メモリを開示している。そ
のメモリは、出力波形の直前の期間である出力信号ヒス
トリーから導出されるＮビット・ワードによってアドレ
ス指定される。このワードに対応するエコー推定値は、
メモリから読み出され、Ｄ対Ａ変換器によってアナログ
信号に変換され、そして入力（ＲＥＣＥＩＶＥＤ）信号
から減算される。メモリにおける各エコー推定値は、推
定値誤差の符号と反対の方向に推定値を増加／減少さぜ
ることによって、即ち、誤差が減少されるようにして更
新される。

クラシックメモリ・エコー除去器の欠点は、長い集中（
ｃｏｎｖｅｒｇｅｎｃｅ）時間−一般に秒で測定される
−である。これは、メモリの各記憶位置が、真の推定値
に対する集中のために（各エコー推定値の初期値に依存
して）多数回アクセスさねな＆つればならないなめであ
る。

クラシックメモリ形式エコー除去器の別の欠点は、それ
らが大きなメモリを必要とするということである。ＡＭ
Ｉ信号に対して、各出力データ・ピッ■・は＋１．０、
又は−１の値を収り、そしてこのためその値を識別する
ために２ビツトを必要とする。１２ビツト期間エコー除
去器に対して、ビット毎２回サンプルされた２４出力ザ
ンプル、即ち４８ビツト、はヒストリーを表しそしてこ
のためメモリをアドレス指定するために必要とされる。

必要とされるメモリの対応サイズは、Ｑ４１１ワードで
あり、非実際的である。従って、そのようなりラシック
メモリ・エコー除去器は使用を制限され、限定されてき
た、例えば２レベル伝送及び８ビツトより小さなエコー
長さに制限される。同様な制約が他の回線符号に適用さ
れる。

問題点を解決するための手段 本発明は、これらの欠点の緩和を探求し、そしてこの目
的のために、回線符号を使用して２進信号を符号化する
ための符号器を含むデジタル伝送システムのためのエコ
ー除去器を提供する。エコー除去器は、 ユニークアドレス・ワードに対応するエコーの推定値を
各々が含む複数のデジタル・ワードを記憶するメモリと
、 該２進信号のシーケンスとその状態がシーケンスに適用
される符号化を表す少なくとも１つの状！ぶビットを各
々が含む複数の該ユニークアドレス・ワードで該メモリ
をアドレス指定するアドレス手段とを具備する。

さらに、エコー除去器は、メモリ装置の出力をエコー信
号推定値に変換するデジタル対アナログ変換器と、人力
信号から各エコー信［す推定値を減算する減算器手段と
、メモリにおける対応する該デジタル・ワードの値を増
加又は減少させるための該減算器手段の出力に応答する
更新手段とを具備する。

ＡＭＩ符号化２進信号で使用される好ましい実施態様に
おいて、該アドレス手段は、瞬間状態の極性又はＡＭＩ
符号化２進借り”の極性を表す単一状態ビットによりメ
モリをアドレス指定する。

そのような配列では、ヒストリー（ｈｉｓｔｏｒｙ）・
ワードの長さ、即ち、メモリをアドレス指定するために
使用されるＡＭＩ符号化入力信号のシーケンスは、２Ｍ
ビットからＭ＋１ビットに減少される。

エコー除去器はまたスプリット・メモリを具備しており
、各該メモリはスプリット・メモリの部分を具備しかつ
入力信号の該シーケンスの一部分のみを含むアドレス・
ワードによって別々にアドレス指定される。それから、
合計手段かメモリ部分の出力を合計するためにＤ／Ａ変
換器の入力に提供されるのが好都合である。

実施例 発明の実施態様が添付図面を参照して例により以下で記
載される。

令弟１図を参照すると、スプリット・メモリ・エコー除
去器が、２進データを出力２進テ一タ回線１２から取り
、交互マーク反転（ＡＭ　Ｔ　）符号化を使用して符号
化し、そしてそれを出力伝送回線１４に適用するＡＭＩ
符号器１０に接続されて示される。データ回線１２は、
エコー除去器、特に第２シフト・レジスター１８の形式
の第２直列対並列変換器と直列に接続されるシフト・レ
ジスター１６の形式の直列対並列変換器への人力を構成
する。一般に、電話方式においては、従ってこの仕様に
おいては、伝送回線１４の加入者端部は基準点を構成す
るので、加入者に向かうパス（ｐａｔｈ）は受信パスと
呼ばれそして加入者から交換局へのパスは送信パスと呼
ばれる。

第１図に示されたエコー除去器は、出データ・エコーの
１６ビツト期間までを除去し、かつビット期間当たり４
サンプルで動作する。結局、シフト・レジスター１６と
１８は、各々８段階を具備し、その出力がスプリットメ
モリに接続されており、その部分がランダムアクセスメ
モリ（ＲＡＭ）を具備する。実際に、シフト・レジスタ
ー１６と１８は、それぞれＲＡＭ２０と２２をアドレス
指定するために直列２進データを並列データに変換する
。

ＲＡＭ２０と２２の各々は、例えば日立製のタイプＨＭ
６１１６の２ｋｘ８メモリ・チップを具備する。ＲＡＭ
２０は、シフト・レジスター１６によって記憶される出
２進（非符号化）データの＝１１− 最も最近の８ビットによってアドレス指定される。

ＲＡＭ即ちメモリ部分２２は、シフト・レジスター１８
に記憶された出データの次に最も最近の８ビツトによっ
てアドレス指定される。さらに、ＲＡＭ２０と２２は、
それぞれＡＭＩ状態ジェネレータ２４と２６からの単一
状態ビットによってアドレス指定される。ＲＡＭ２０と
２２の最終の２つのアドレス入力は、時間位置ビット・
ジェネレータ２８からの（信号２　ＣＬ　ＫとＣＬ　Ｋ
を含む）２つの時間位置インジケータによってアドレス
指定される。

ＡＭＩ符号器１０（第２　（ａ）図）は、四線１２にお
ける２進データを受信するために接続される１つの入力
とフリップフロップ３２のＱ出力に接続される他の入力
を備えた排他的論理和ゲート３０を具備する。フリップ
フロップ３２のＤ入力は、排他的論理和ゲート３０の出
力と反転増幅器（ｉｎｖｅｒｔｉｎｇ　　ａｍｐｌｉｆ
ｉｅｒ）の入力に接続される。増幅器３４の入力と出力
は、それぞれスイッチ３６と３８を制御するのに役立１
２一 つ。スイッチ３６と３８は、それぞれ供給レール−■と
十Ｖ及び第３スイツチ４０の間で並列に接続される。後
者は回線１２からの２進デ一タ信号によって制御され、
且つアナログ・バッファ／ドライバ４２の入力に接続さ
れる。アナログ・バッファ／ドライバ４２の出力は回線
１４に接続される。

第２（ｂ）図に示されたＡＭＩ符号器１０の波形は、フ
リップフロップ３２のクロックＣＬ　Ｋ、２進デ一タ信
号、点Ｓにおける信号即ち排他的論理和ゲート３０の出
力、そしてＡＭＩ符号化出力を含む。

ＡＭＩ状態ビット・ジェネレータ２４は第３（ａ）図に
おいてさらに詳細に示されており、そして２進データ回
線に接続された入力とフリップフロップ５２のＤ入力に
接続された出力とを有する排他的論理和ゲート５０を具
備する。フリップフロップ５２のＱ出力は、排他的論理
和ゲートの第２人力に接続されており、そして対応する
ＲＡＭ２０又は２２に対する状態ビット出力は排他的論
理和ゲートの出力から収られる。

ＡＭＩ状態ジェネレータに加えられかつそれによって生
成される波形が、第３（ｂ）図において示されており、
そしてり１コツク、データ、状態ヒラＩ〜及びフリップ
フロップ５２のＱ出力を含む。

フリップフロップ２８の形式の、時間位置ピッ）・・ジ
ェネレータに適用されかつそれによって生成される波形
か、第７図に示されている。りＩ７ツタ信号２　ＣＬ　
Ｋはフリップフロップ２８に加えｔ）れ、そしてまたそ
れぞれＲ，Ａ　Ｍ　２０ど２２の最有意の（＋＋＋ｏｓ
Ｌ　５１ｇｎ１ｆｉｃａｎｔ）関連する２アドレスに加
えられる。２分割（ｄｉｖｉｄｅｄ−ｂｙ−２，）フリ
ップフロップのＱ出力のクロック信号ＣＩ、Ｋは、シフ
Ｉ〜・レジスター１６及び１８に加えられ、そしてまた
ＲＡＭ２０と２２の各々の次の最有意アドレス・ボート
に加えられる。

再び全体としてエコー除去器を考えると、動作において
、そしてタイミング・ダイアグラムの第３図に示される
ように、各々が４つの部分を含む４つのエコー除去器サ
イクルが２進デ一タ信号の各ビット期間において繰り返
される。ここでピッＩ・期間（ｂｉｔ　ｐｅｒｉｏｄ）
とは２進デ一タ信号ノＪｕｌ　間ノことである。

サイクルの第１部分において、２つのメモリ部分即ちＲ
ＡＭ２０と２２は、シフト・レジスター１６と１８から
の出力テ′−タ・ヒス）・リー、ＡＭ■状態ビット・ジ
ェネレータ２４と２６からの状態ビット、及びフリップ
フロップ１２８からのサンプル時間位置インジケータビ
ットによってアドレス指定される。ＲＥ　Ａ、　Ｄモー
ドにおける２つのＩＮＡＭにより、部分的エコー推定値
（それぞれＲＡＭ２０と２２のＲ，Ｆ、　Ａ、　Ｄ人力
５６と５８に加えられる信号）が各メモリから読み出さ
れる。これらの部分的推定値は合計器６０によって一緒
に加えられ、そしてまた各々が８ピツ）・・レジスター
であるレジスター６２と６４にそれぞれ記憶される。

そのような記憶は、第４図によって示される制御信号Ｌ
１とＬ　２の立ち上がりエツジで行われる。

サイクルの第２部分において、合計器６０による加算の
結果は、全エコー推定値信号を含み、レシスター６６に
転送される。これは、ｒ）　Ａ　ＣＬ、　Ｋ制御回線（
第４図参照）の立ち上がりエツジにおいて行われる。そ
れからこの全エコー推定値信号が、レジスター６６によ
ってデジタル対アナログ変換器６８に適用される。この
サイクルの終局時に、減算器７０は、ＦＡＲＥＮＤ信号
とエコーを含む入力信号から（デジタル対アナログ変換
器の出力からの）全アナログ・エコー推定値を減算する
。剰余信号は、回線７２におけるエコー除去器からの出
力としてデータ回復回路〈図示されていない）に供給さ
れ、そしてまた比較器７４に加えられる。比較器７４は
、剰余信号の符号を決定しかつそれを制御信号５ＣＬＫ
　（第４図参照）の立ち上がりエツジにおいてフリップ
フロップ７６に記憶するのに役立つ。この符号信号は、
ＲＡＭ２０と２２に適用される修正が上方か又は下方か
を決定するために使用される。実際の増分又は減分は各
時間で単一ビットである。より高速の集中が好まれるな
らば、より多数が使用される。

前に述べたように、Ｒ，ＡＭ２０と２２からの出カは、
それぞれレジスター６２と６４に加えられる。サイクル
の第３部分の開始において、レジスター６２の符号ビッ
トと内容が加算器７８に加えられる。加算器７８の増分
出力又は減分出力は３状態バツフア８０に加えられる。

３状態バツフア８０は、合計器（ｓｕｍｎ＋ｅｒ）　７
８の出力を含む新メモリ・ワードをＲＡＭ２０に書き込
む。さらに明確には、ＲＡＭ２０のリード／ライトイ言
号はライ）〜動作のために低レベルに保持され、そして
３状態バツフア８０は制御信号ｔＪＤＧｌ（第１図参照
）を低レベルにもたらすことによってイネーブルされる
。

サイクルの第４部分において、同様の手順かＲＡＭ２２
を具備する第２メモリ部分を更新するために使用される
。この場合、以前の部分的エコー推定値が、符号ビット
を加算又は減算することによって更新されるレジスター
６４からイネーブルされ、そして改訂即ち新部分的エコ
ー推定値が３状態バツフア８２によってＲ，Ａ　Ｍ　２
２に加えられる。

動作の同一シーケンスが、次のエコー除去器サイクル中
に繰り返される。

ＡＭｒ状態ビットに属する減少に関しては、メモリ部分
Ｒ，ＡＭ２０と２２の内容は部分的エコー推定値として
個々のユニークワードを含むが、しかし８ビットのり−
えられたパターンと時間位置ビットのり−えられたペア
に対して、選択される２つの可能な部分的エコー推定値
があると理解されるべきである。選択は、（第１図に示
されるように）入力Ａ８に加えられるＡＭＩ状態ジェネ
レータ・ビットの状態に依存する。メモリ・サイズは、
各特定シーケンスに対してワード数を倍加することによ
り倍加されるが、全節約は２ＭからＭ＋１のアドレス・
ビット数の削減により２　Ｍ−１のファクターである。

ここでＭは２進デ一タ信号のヒスＩ・リー・ビット数で
ある。

発明はＡＭＩ符号に制限されず、他の回線符号に適用で
きると理解されるべきである。

時間位置インジケータの使用に帰するメモリにおける改
善又は減少は、第５図と第６図を参照することによって
判るであろう。両方の国において、ここで１０１として
示される２進デ一タ信号は、第５（ｂ）図に示されるよ
うにピッＩ・期間当たり４つのサンプリングにおいてサ
ンプルされる。第５国に示された従来の配列では、シフ
Ｉ・・レジスター（１６又は１８）の内容が、データが
その中にクロックされるに従って、連続的に変化するこ
とを示す。結局、シフ１〜・レジスターは、メモリをア
ドレス指定するために使用される１２ビツトの１１１．
１００００１１１１を含む。すべてのシフト・レジスタ
ー・ワードは対応するメモリ・ワードを有する。

しかし、第６図において示されたように、本発明を具体
化しているエコー除去器は、各個々のサンプルのビット
期間において対応する位置を符号化するために時間位置
ビットを使用する。このように、ビット期間当たり４つ
のサンプルの特定例において、２ビツトのみがサンプル
期間又はサンプリングの瞬間を示すのに必要とされる。

第５（Ｃ）図のように示される表は、この場合、実際の
実施態様の８ビツト内容よりもむしろ３ヒツト内容のみ
を有するものとして示されたシフト・レジスターの内容
を示す。任意のサンプリング瞬間において、シフト・レ
ジスター内容は、データ信号の実ビットと２つの時間位
置インジケータピッ１−とを含む。これらは、どのサン
プリングの瞬間に信号が加わるかを示す。こうして、第
５（Ｃ）図において、最初の４つの位置の間、シフト・
レジスター内容は同じ１ビツトを含むが、時間位置イン
ジケータビットは、４つの可能な組み合わぜ００．０１
．１０と１１を通り循環する時変化する。各アドレス・
ワードは、対応するＲＡＭ　２０又は２２においてそれ
に対応するユニークな部分的エコー推定値を有する。こ
のように、シフト・レジスター内容の２進ワード部分は
４ビツト期間の間開−であるが、時間位置インジケータ
ビットが変化する時実際４つの異なるアドレス・ワード
がある。

時間位置インジケータビットの別の数が異なるサンプリ
ング率を収容するために使用されること＝２０− が認識される。

【図面の簡単な説明】

第１図は、エコー除去器の概略図。 第２図は、部分ａと部分すを含み、ＡＭＩ符号器とその
関連波形を示す図。 第３図は、部分ａと部分すを含み、エコー除去器の一部
分とその動作波形を含むＡＭＩ状態ジェネレータの概略
図。 第４図は、エコー除去器に対する波形図。 第５図は、部分ａ、部分すと部分Ｃを含み、オーバサン
プルされたメモリ・エコー除去器におけるメモリ・アド
レス指定の従来の方法を示す。　　。 第６図は、本発明によるオーバサンプルされたエコー除
去器のアドレス指定を示す。 第７図は、エコー除去器の時間位置ビット・ジェネレー
タに対する波形図。 １０・・・ＡＭＩ符号器 １２・・・データ回線 １６．１８・・・シフトレジスター ２０．２２・・・ＲＡＭ ２８・・　・ジェネレータ ３０．５０・・・排他的論理和ゲート ３６．３８・　・　・スイッチ ６０・・・合計器 ７０・・・減算器 ７８・・・加算器 ８０・・・３状態バッファ ＦＩＧ、　　３ａ ＦＩＧ、　　３ｂ Ｅｌ、ＵＤＧＩ−一一一し−「−一 「　　　２　　３　　４ 季４　　ＥＣ丁イクｗｅｔニートＤｌｔ′１ＦＩＧ、　
４ ビ１．）鱒Ｕ閘 ＦＩＧ、　６ａ ＦＩＧ、６ｂ ＦＩＧ、　　６ｃ １　Ａ「 ＦＩＧ、　７

Claims (1)

1. 【特許請求の範囲】 １、回線符号を使用する２進信号を符号化するための符
   号器を含むデジタル伝送システムのためのエコー除去器
   において； ユニークアドレス・ワードに対応するエコーの推定値に
   各々が対応する複数のデジタル・ワードを記憶するため
   のメモリと、 該２進信号のシーケンスの少なくとも一部分とその状態
   がシーケンスに加えられる符号化を表す少なくとも１つ
   の状態ビットを各々が具備する複数のユニークアドレス
   ・ワードで該メモリをアドレス指定するアドレス手段と
   、 メモリの出力をそれぞれのエコー信号推定値に変換する
   デジタル対アナログ変換手段と、 入力２進信号から各エコー信号推定値を減算する減算器
   手段と、メモリにおける対応する該デジタル・ワードの
   値を増加又は減少させる該減算器手段の出力に応答する
   メモリ更新手段を具備するエコー除去器。 ２、該アドレス手段がＡＭＩ符号化２進信号の瞬間状態
   を表す単一状態ビットによりメモリをアドレス指定する
   手段を含み、ＡＭＩ符号化２進信号に使用する特許請求
   の範囲第１項に記載のエコー除去器。 ３、該アドレス手段が、該アドレス・ワードを形成する
   ために該シーケンスを変換するための直列対並列変換器
   と少なくとも１つの該状態ビットを発生する手段を具備
   する特許請求の範囲第２項に記載のエコー除去器。 ４、該メモリが、入力２進信号の該シーケンスの一部分
   のみを含むアドレス・ワードによって各々が別々にアド
   レス指定される少なくとも２つのメモリ部分を具備する
   特許請求の範囲第１項に記載のエコー除去器。 ５、該メモリが、入力２進信号の該シーケンスの一部分
   のみを含むアドレス・ワードによって各々が別々にアド
   レス指定される少なくとも２つのメモリ部分を具備する
   特許請求の範囲第２項に記載のエコー除去器。 ６、該メモリが、入力２進信号の該シーケンスの一部分
   のみを含むアドレス・ワードによって各々が別々にアド
   レス指定される少なくとも２つのメモリ部分を具備する
   特許請求の範囲第３項に記載のエコー除去器。 ７、該アドレス手段が、該２進入力信号の対応ビット期
   間においてサンプル・ビットの一時的位置を表す多数の
   ビットを各々がさらに含むユニークアドレス・ワードに
   より該メモリをアドレス指定するのに役立ち、入力信号
   の各ビット期間に対して複数のサンプル・ビットを有す
   るデジタル伝送システムのための特許請求の範囲第１項
   に記載のエコー除去器。 ８、一時的位置を表す該ビット数を発生するためのクロ
   ック信号に応答する手段を含む特許請求の範囲第７項に
   記載のエコー除去器。