JPS62296191A - デイスプレイ装置のスクロ−ル制御装置 - Google Patents
デイスプレイ装置のスクロ−ル制御装置Info
- Publication number
- JPS62296191A JPS62296191A JP61139860A JP13986086A JPS62296191A JP S62296191 A JPS62296191 A JP S62296191A JP 61139860 A JP61139860 A JP 61139860A JP 13986086 A JP13986086 A JP 13986086A JP S62296191 A JPS62296191 A JP S62296191A
- Authority
- JP
- Japan
- Prior art keywords
- data
- scroll
- stage
- bit
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000872 buffer Substances 0.000 claims description 22
- 238000006243 chemical reaction Methods 0.000 description 6
- 101100001085 Dictyostelium discoideum ado-2 gene Proteins 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 101100190466 Caenorhabditis elegans pid-3 gene Proteins 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007123 defense Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
Landscapes
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
〔産業上の利用分野〕
この発明はビデオメモリを有する高解浄度ディスプレイ
装置に適用して好適なディスプレイ装置のスクロール制
御Ｉ装置に関する。
装置に適用して好適なディスプレイ装置のスクロール制
御Ｉ装置に関する。
〔従来の技術）
近年グラフィックを対象とした出力装置として、ビデオ
メモリを持つ高解像度のディスプレイ装置が酋及してい
る。このようなビデオメモリのデータバス幅は表示タイ
ミングとメモリアクセス時間どの兼ね合いを考向して高
解９度になるに従って例えば１２８ビット等ど大きくす
る必要がある。
メモリを持つ高解像度のディスプレイ装置が酋及してい
る。このようなビデオメモリのデータバス幅は表示タイ
ミングとメモリアクセス時間どの兼ね合いを考向して高
解９度になるに従って例えば１２８ビット等ど大きくす
る必要がある。
ところが、ディスプレイ装置は表示画面が困られている
ため出力づべきｉ４報の一部しか表示づることができず
、このためディスプレイ装置には表示データを画面上で
上下左右に移動するスクロール握能が備わっている。
ため出力づべきｉ４報の一部しか表示づることができず
、このためディスプレイ装置には表示データを画面上で
上下左右に移動するスクロール握能が備わっている。
しかしながら、従来のスクロール制御方式では、水平方
向のスクロールはビデオメモリのデータバス幅を中位と
して行なわれていたため、上記データバス幅の増大に伴
ない表示画面上での単位スクロール吊が大きくなり（例
えば１２８ピツ１〜）、画面が必要以上に移動してしま
ったり、また見た目にも滑らかなスクロールが行なえな
いという問題点があった。
向のスクロールはビデオメモリのデータバス幅を中位と
して行なわれていたため、上記データバス幅の増大に伴
ない表示画面上での単位スクロール吊が大きくなり（例
えば１２８ピツ１〜）、画面が必要以上に移動してしま
ったり、また見た目にも滑らかなスクロールが行なえな
いという問題点があった。
（問題点を解決するための手段）
そこでこの発明ではディスプレイ装置に表示するビデオ
データを記憶するメモリと、該メモリのデータバスを介
して出力されるビデオデータを所定ビット毎に複数のブ
ロックに分ｉｔＪ Ｌ／で入力するとともに、該入力さ
れたビデオデータを所定のブロック順に従って時分割出
力するバッフ１手段と、前記ブロック順に時分割出力さ
れるビデオデータを所定のクロックに従ってシフトする
複数の所定段シフトレジスタで構成され、入力された選
択信号に対応する段からデータをディスプレイ装置に出
力でるスクロール手段と、前記スクロール手段にデータ
出力段を選択指定する前記選択信号を入力し、該選択信
号によって前記シフトレジスタのデータ出力段を変える
ことにより前記分割した所定ビット数を最小単位スクロ
ール伍とした画面スクロールを行なわしめるスクロール
制御手段とを具えるようにする。
データを記憶するメモリと、該メモリのデータバスを介
して出力されるビデオデータを所定ビット毎に複数のブ
ロックに分ｉｔＪ Ｌ／で入力するとともに、該入力さ
れたビデオデータを所定のブロック順に従って時分割出
力するバッフ１手段と、前記ブロック順に時分割出力さ
れるビデオデータを所定のクロックに従ってシフトする
複数の所定段シフトレジスタで構成され、入力された選
択信号に対応する段からデータをディスプレイ装置に出
力でるスクロール手段と、前記スクロール手段にデータ
出力段を選択指定する前記選択信号を入力し、該選択信
号によって前記シフトレジスタのデータ出力段を変える
ことにより前記分割した所定ビット数を最小単位スクロ
ール伍とした画面スクロールを行なわしめるスクロール
制御手段とを具えるようにする。
かかる構成によれば、スクロール手段に入力する選択信
号により前記シフトレジスタのデータ出力段を１段変え
るようにすれば、表示ビデオデータは画面上で単位スク
ロール吊スクロールされることになる。
号により前記シフトレジスタのデータ出力段を１段変え
るようにすれば、表示ビデオデータは画面上で単位スク
ロール吊スクロールされることになる。
〔実施例］
第１図にこの弁明の一実施例を示す。
第１図において、ビデオメモリ１にはディスプレイ装置
８上に表示するビデオデータが記憶されており、該ビデ
オメモリ１はアドレス制御ｇｌｓ２から供給される読出
しアドレス７へＤ （この場合２０ビツトとする）に
従って記憶データの読出しを行なう。このメモリ１には
ワード単位（１ワ一ド単位−１６ビツトとする）にアド
レスがＳ１当てられ、また読出しの際にはアドレス制御
部２から供給されるアドレスＡＤＯ−１９のうち下位３
ビツトＡ Ｄ ｏ−２が無視されるようになっているの
でビデオメモリ１からは１２８ （１６ｘ２３）ビット
単位データＤ が出力される。この１２８ピッ１−
の読出しデータＤ は、分割バッファ３に人力され
ラッチされる。
８上に表示するビデオデータが記憶されており、該ビデ
オメモリ１はアドレス制御ｇｌｓ２から供給される読出
しアドレス７へＤ （この場合２０ビツトとする）に
従って記憶データの読出しを行なう。このメモリ１には
ワード単位（１ワ一ド単位−１６ビツトとする）にアド
レスがＳ１当てられ、また読出しの際にはアドレス制御
部２から供給されるアドレスＡＤＯ−１９のうち下位３
ビツトＡ Ｄ ｏ−２が無視されるようになっているの
でビデオメモリ１からは１２８ （１６ｘ２３）ビット
単位データＤ が出力される。この１２８ピッ１−
の読出しデータＤ は、分割バッファ３に人力され
ラッチされる。
分割バッファ３は８個のバッファＡ−Ｈで構成されてお
り、各バッファＡ〜日は夫々１６ビツトである。この分
割バッファ３からのデータ出力はカウンタ４およびデコ
ード５の動作によって行なわれる。カウンタ４は３ビツ
トの８進カウンタであり、そのカウント出力はデコーダ
５によってデコードされる。したがってデコーダ５の８
ビツトの出力信号Ｓ。−７は１ビツトずつ順次サイクリ
ックにオンとなり、この結果、分割バッファ３の８個の
バッフ７７Ａ、バッファＢ・・・バッファＨが１バツフ
アずつ順次選択されることになり、分に］バッファ３か
らはり、Ｄ、・・・、Ｄ１１２−１２７の順にデータが
１６ツト単位に時分割で出力される。分割バッファ３の
各バッファＡ〜ト１の各１６ビツトの出力データバスは
第２図に示す如く８ピッ−・毎に共通接続され、１６ビ
ツトのデータバスＤＩ がスクロール回路６に入力接
続されている。
り、各バッファＡ〜日は夫々１６ビツトである。この分
割バッファ３からのデータ出力はカウンタ４およびデコ
ード５の動作によって行なわれる。カウンタ４は３ビツ
トの８進カウンタであり、そのカウント出力はデコーダ
５によってデコードされる。したがってデコーダ５の８
ビツトの出力信号Ｓ。−７は１ビツトずつ順次サイクリ
ックにオンとなり、この結果、分割バッファ３の８個の
バッフ７７Ａ、バッファＢ・・・バッファＨが１バツフ
アずつ順次選択されることになり、分に］バッファ３か
らはり、Ｄ、・・・、Ｄ１１２−１２７の順にデータが
１６ツト単位に時分割で出力される。分割バッファ３の
各バッファＡ〜ト１の各１６ビツトの出力データバスは
第２図に示す如く８ピッ−・毎に共通接続され、１６ビ
ツトのデータバスＤＩ がスクロール回路６に入力接
続されている。
スクロール回路６は第２図に示づように１６個のシフト
レジスタＳＲ−３Ｒ１５で構成されておす、各シフトレ
ジスタＳＲ−３Ｒ１５は夫々８ごットである。これらシ
フトレジスタＳＲＯ〜５Ｒ１５はクロック信号ＣＫにし
たがって入力されるデータＤＩｏ−Ｄ１１５を夫々右シ
フトするとともに、アドレス制御部２から入力される前
記下位３ビツトのアドレス信号Ａ Ｄ ｏ−２によって
データを出力させる出力段ピットを選択指定できるよう
になっている。すなわち、この場合アドレス信号ＡＤ
−ＡＤ２がｒＯＪ （８進）である場合各ビットシ
フトレジスタＳＲ−３Ｒ１５の出力段ピットは最終段の
Ｑ 、Ｑ 、・・・Ｑ１５□となり出力デ一タバス
ＤＯ、〜ＤＯには夫々Ｑｏ７．〜Ｑ１５□のデータが出
力され、またアドレス信号ＡＤ 〜ＡＤ２がＮＪ
（８進）である場合は各シフトレジスタの出力ビットは
第７段目のＱ。６゜Ｑ１６・・・Ｑ１５６となり、以下
同様にアドレス信号ＡＤ −ＡＤ２がｒ２Ｊ、 ｒ３
Ｊ、 ｒ４Ｊ、 ｒ５Ｊｒ６Ｊ、ｒ７Ｊ （８進）で
ある場合各シフトレジスタの出力段は夫々第６段目、第
５段目、第４段目、第３段目、第２段目、第１段目とな
る。
レジスタＳＲ−３Ｒ１５で構成されておす、各シフトレ
ジスタＳＲ−３Ｒ１５は夫々８ごットである。これらシ
フトレジスタＳＲＯ〜５Ｒ１５はクロック信号ＣＫにし
たがって入力されるデータＤＩｏ−Ｄ１１５を夫々右シ
フトするとともに、アドレス制御部２から入力される前
記下位３ビツトのアドレス信号Ａ Ｄ ｏ−２によって
データを出力させる出力段ピットを選択指定できるよう
になっている。すなわち、この場合アドレス信号ＡＤ
−ＡＤ２がｒＯＪ （８進）である場合各ビットシ
フトレジスタＳＲ−３Ｒ１５の出力段ピットは最終段の
Ｑ 、Ｑ 、・・・Ｑ１５□となり出力デ一タバス
ＤＯ、〜ＤＯには夫々Ｑｏ７．〜Ｑ１５□のデータが出
力され、またアドレス信号ＡＤ 〜ＡＤ２がＮＪ
（８進）である場合は各シフトレジスタの出力ビットは
第７段目のＱ。６゜Ｑ１６・・・Ｑ１５６となり、以下
同様にアドレス信号ＡＤ −ＡＤ２がｒ２Ｊ、 ｒ３
Ｊ、 ｒ４Ｊ、 ｒ５Ｊｒ６Ｊ、ｒ７Ｊ （８進）で
ある場合各シフトレジスタの出力段は夫々第６段目、第
５段目、第４段目、第３段目、第２段目、第１段目とな
る。
スクロール回路６の出力ＤＯ−１５はパラレルシリアル
変換回路７に入力され、１６ビツトのパラレルデータが
１ビツトのシリアルデータＶｌに変換された後ディスプ
レイ装置８に入力され表示される。
変換回路７に入力され、１６ビツトのパラレルデータが
１ビツトのシリアルデータＶｌに変換された後ディスプ
レイ装置８に入力され表示される。
かかる構成例の具体的作用例を第３図に示すタイムチャ
ートを参照して説明する。
ートを参照して説明する。
第３図（ａ）に示すＤＩ’ＳＰ信号は水平方向について
の表示タイミング信号であり、ビデオメモリ１に対ηる
メモリアクセスはＤＩＳＰ信号がアクティブ（Ｈ→Ｌ）
となる１表示すイクル前に開始され、またディスプレイ
装置８上への実際の表示はＤＩＳＰ信号がアクア゛イブ
となってから１／２表示すビクル後に開始される。
の表示タイミング信号であり、ビデオメモリ１に対ηる
メモリアクセスはＤＩＳＰ信号がアクティブ（Ｈ→Ｌ）
となる１表示すイクル前に開始され、またディスプレイ
装置８上への実際の表示はＤＩＳＰ信号がアクア゛イブ
となってから１／２表示すビクル後に開始される。
アドレス制′ｎ部２によりご一１オメモリ１に対するア
クセスが開始されると、所定のアクセス時間を経た後ビ
デオメモリ１からビデオデータＤ が１２８ビット
単位に順次出力され、（第３図（ｂ））、このデータＤ
は分にｊバラフア３で１６ビツトずつラッチされ
る。その後、デコーダ５の出力５Ｏ−７にＪ：リバッフ
ァＡ、バッファＢ・・・バッファＨが１積送選択され、
この結果分割バッファ３からはデータがＤＯｉ５” １
６−３１ ’・・・Ｄ１１２−１２□の順番で１６ビツ
ト単位に時分割ｊで出力される（第３図（Ｃ））。この
ようにして１６ピツト単位時分割で出力されたデータは
第２図に示したスクロール回路６に入力され、その後ス
クロール回路６内でクロック信号ＣＫに従って右シフト
される。ここで、スクロール回路６に入力されるアドレ
ス信号Ａ Ｄ ｏ−２をｒＯＪ （８進）とし、シフ
トレジスタＳＲ〜５Ｒ１５の各出力段ビットを最終段の
Ｑ。７．Ｑ１□、・・・、Ｑ１５７に指定したとすると
、表示開始時においてはスクロール回路６の出力データ
バスＤ００−１５には、まずバッファＡの保持データ（
第ｎワードのデータ）が出力され、この後バッファＢの
データ（第ｎ＋２ワードのデータ）バッファＣのデータ
（第ｎ＋２ワードのデータ）、・・・の順にデータが順
次出力されることになる（第３図（ｄ））。したがって
この場合ディスプレイ装置８上には第ｎワードからデー
タが左から右へ表示されることになる。
クセスが開始されると、所定のアクセス時間を経た後ビ
デオメモリ１からビデオデータＤ が１２８ビット
単位に順次出力され、（第３図（ｂ））、このデータＤ
は分にｊバラフア３で１６ビツトずつラッチされ
る。その後、デコーダ５の出力５Ｏ−７にＪ：リバッフ
ァＡ、バッファＢ・・・バッファＨが１積送選択され、
この結果分割バッファ３からはデータがＤＯｉ５” １
６−３１ ’・・・Ｄ１１２−１２□の順番で１６ビツ
ト単位に時分割ｊで出力される（第３図（Ｃ））。この
ようにして１６ピツト単位時分割で出力されたデータは
第２図に示したスクロール回路６に入力され、その後ス
クロール回路６内でクロック信号ＣＫに従って右シフト
される。ここで、スクロール回路６に入力されるアドレ
ス信号Ａ Ｄ ｏ−２をｒＯＪ （８進）とし、シフ
トレジスタＳＲ〜５Ｒ１５の各出力段ビットを最終段の
Ｑ。７．Ｑ１□、・・・、Ｑ１５７に指定したとすると
、表示開始時においてはスクロール回路６の出力データ
バスＤ００−１５には、まずバッファＡの保持データ（
第ｎワードのデータ）が出力され、この後バッファＢの
データ（第ｎ＋２ワードのデータ）バッファＣのデータ
（第ｎ＋２ワードのデータ）、・・・の順にデータが順
次出力されることになる（第３図（ｄ））。したがって
この場合ディスプレイ装置８上には第ｎワードからデー
タが左から右へ表示されることになる。
次に、スクロール回路６に入力するアドレス信号Ａ Ｄ
□−Ａ Ｄ ２をｒ７Ｊ （８進）とし、シフトレ
ジスタＳＲ〜５Ｒ１５の各出力ビットを第１段目のＱ
、Ｑ 、・・・、Ｑ１５ｏとしたとする。この場含
、バッファＧまでのデータ（第ｎワード−第ｎ＋６ワー
ド）は表示が開始する前にＰＳ変換回路７に入力され表
示対象から無視されるので、表示開始時においては、ス
クロール回路６の出力データバスＤＯｏ−１５には、ま
ずバッファＨのデータ（第ｎ＋２ワード）が出力され、
その後、次のメモリブロックのデータがバッファＡ（第
ｎ＋３ワード）、バッファＢ（第ｎ＋９ワード）・・・
の順に出力されることになる（第３図（ｅ））。したが
ってこの場合には、ディスプレイ装置８上には第ｎ＋７
ワードからデータが左から右へ表示されることになる。
□−Ａ Ｄ ２をｒ７Ｊ （８進）とし、シフトレ
ジスタＳＲ〜５Ｒ１５の各出力ビットを第１段目のＱ
、Ｑ 、・・・、Ｑ１５ｏとしたとする。この場含
、バッファＧまでのデータ（第ｎワード−第ｎ＋６ワー
ド）は表示が開始する前にＰＳ変換回路７に入力され表
示対象から無視されるので、表示開始時においては、ス
クロール回路６の出力データバスＤＯｏ−１５には、ま
ずバッファＨのデータ（第ｎ＋２ワード）が出力され、
その後、次のメモリブロックのデータがバッファＡ（第
ｎ＋３ワード）、バッファＢ（第ｎ＋９ワード）・・・
の順に出力されることになる（第３図（ｅ））。したが
ってこの場合には、ディスプレイ装置８上には第ｎ＋７
ワードからデータが左から右へ表示されることになる。
かかる構成によれば、スクロール回路６に入力するアド
レス信号Ａ Ｄ ｏ−２が「０」である状態において、
該アドレス信号Ａ Ｄ ｏ−２を「７」として入力する
ようにすれば、ディスプレイ装置８上において表示画面
は最初に第ｎワードから表示された状態から第ｎ＋７ワ
ードから表示される状態に変化することになり、結果的
に表示データを左に７ワードスクロールすることができ
る。
レス信号Ａ Ｄ ｏ−２が「０」である状態において、
該アドレス信号Ａ Ｄ ｏ−２を「７」として入力する
ようにすれば、ディスプレイ装置８上において表示画面
は最初に第ｎワードから表示された状態から第ｎ＋７ワ
ードから表示される状態に変化することになり、結果的
に表示データを左に７ワードスクロールすることができ
る。
したがって、上記アドレス信号Ａ Ｄ ｏ−２を逆に例
えば「７」から「０」へ変化させるようにすれば、ディ
スプレイ装置８上において表示画面ば最初に第ｎ＋７ワ
ードから表示された状態から第ｎワードから表示される
状態に変化することになり、結果的に表示データを右へ
７ワードロスクロールすることができる。
えば「７」から「０」へ変化させるようにすれば、ディ
スプレイ装置８上において表示画面ば最初に第ｎ＋７ワ
ードから表示された状態から第ｎワードから表示される
状態に変化することになり、結果的に表示データを右へ
７ワードロスクロールすることができる。
勿論、上記構成においては、前記アドレス信号Ａ Ｄ
ｏ−２を「１」ずつ増減するようにすれば１ワード（１
６ビツト）単位の左右スクロールを行なうことができ、
該アドレス信号ＡＤＯ−２のＧｌｉ選択により最小１６
ビツト単位の左右スクロール動作をなし得ることができ
る。
ｏ−２を「１」ずつ増減するようにすれば１ワード（１
６ビツト）単位の左右スクロールを行なうことができ、
該アドレス信号ＡＤＯ−２のＧｌｉ選択により最小１６
ビツト単位の左右スクロール動作をなし得ることができ
る。
なお、第１図に示したパラレルシリアル変換回路７は単
に１６ビツトの入力データＤＯ８−１５を１ビツトのシ
リアルデータに変換するのみのシフトレジスタ構成であ
るが、該ＰＳ変換回路７を第４図に示す（層成とすれば
１ビット単位の左右スクロールを可能とすることができ
る。
に１６ビツトの入力データＤＯ８−１５を１ビツトのシ
リアルデータに変換するのみのシフトレジスタ構成であ
るが、該ＰＳ変換回路７を第４図に示す（層成とすれば
１ビット単位の左右スクロールを可能とすることができ
る。
すなわち、口の第４図に示す構成においては、入力され
る１６ビツトのデータＤＯＯ−１５を１ビツトのシリア
ルデータに変換する第１のシフトレジスタ１０と、該シ
フトレジスタ１ｏから入力されるシリアルデータをクロ
ック信号ＣＫに従って順次右シフトし、入力される４ビ
ットの選択信号Ｃｏ〜Ｃ３によりその出力段ピットがＱ
。−０１５のなかから選択される第２のシフトレジスタ
２０とを具えており、第２のシフトレジスタに入力する
ピッ１−選択信号Ｃ３−Ｃ３の指定により最小１ビット
単位のスクロールをなし得るようにしており、その基本
的構成は第１図に示した分割バッファおよびスクロール
回路６による構成と同じである。
る１６ビツトのデータＤＯＯ−１５を１ビツトのシリア
ルデータに変換する第１のシフトレジスタ１０と、該シ
フトレジスタ１ｏから入力されるシリアルデータをクロ
ック信号ＣＫに従って順次右シフトし、入力される４ビ
ットの選択信号Ｃｏ〜Ｃ３によりその出力段ピットがＱ
。−０１５のなかから選択される第２のシフトレジスタ
２０とを具えており、第２のシフトレジスタに入力する
ピッ１−選択信号Ｃ３−Ｃ３の指定により最小１ビット
単位のスクロールをなし得るようにしており、その基本
的構成は第１図に示した分割バッファおよびスクロール
回路６による構成と同じである。
〔発明の効果）
以上説明したようにこの発明によれば、ビデオメモリの
データバス幅より大幅に小さいドツト数を単位スクロー
ル量とした画面スクロールをなし得、これにより、オペ
レータは任意のスクロール吊で見た目にも滑らかな画面
スクロールを行なうことができるようになる。
データバス幅より大幅に小さいドツト数を単位スクロー
ル量とした画面スクロールをなし得、これにより、オペ
レータは任意のスクロール吊で見た目にも滑らかな画面
スクロールを行なうことができるようになる。
第１図はこの光明の一実施例装置を示すブロック図、第
２図は同実施例装置のスクロール回路の内部構成例を示
すブロック図、第３図は同実施例の作用を説明するため
のタイムチャート、第４図はＰＳ変換回路の他の内部構
成例を示すブロック図である。 １・・・ビデオメモリ、２・・・アドレス制御部、３・
・・分割バッファ、４・・・カウンタ、５・・・デコー
ダ、６・・・スクロール回路、７・・・ＰＳ変換回路、
８・・・アイスプレイ装置、ＳＲＯ、ＳＲＩ・・・５Ｒ
１５，１０゜２０・・・シフトレジスタ。 第２図 第４図 第３図
２図は同実施例装置のスクロール回路の内部構成例を示
すブロック図、第３図は同実施例の作用を説明するため
のタイムチャート、第４図はＰＳ変換回路の他の内部構
成例を示すブロック図である。 １・・・ビデオメモリ、２・・・アドレス制御部、３・
・・分割バッファ、４・・・カウンタ、５・・・デコー
ダ、６・・・スクロール回路、７・・・ＰＳ変換回路、
８・・・アイスプレイ装置、ＳＲＯ、ＳＲＩ・・・５Ｒ
１５，１０゜２０・・・シフトレジスタ。 第２図 第４図 第３図
Claims (1)
- 【特許請求の範囲】 ディスプレイ装置に表示するビデオデータを記憶するメ
モリと、 該メモリのデータバスを介して出力されるビデオデータ
を所定ビット毎に複数のブロックに分割して入力すると
ともに、該入力されたビデオデータを所定のブロック順
に従って時分割出力するバッファ手段と、 前記ブロック順に時分割出力されるビデオデータを所定
のクロックに従ってシフトする複数の所定段シフトレジ
スタを有し、入力される選択信号に対応する段からデー
タをディスプレイ装置に出力するスクロール手段と、 前記スクロール手段にデータ出力段を選択指定する前記
選択信号を入力し、該選択信号によって前記シフトレジ
スタのデータ出力段を変えることにより前記分割した所
定ビット数を最小単位スクロール量とした画面スクロー
ルを行なわしめるスクロール制御手段とを具えるディス
プレイ装置のスクロール制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61139860A JPS62296191A (ja) | 1986-06-16 | 1986-06-16 | デイスプレイ装置のスクロ−ル制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61139860A JPS62296191A (ja) | 1986-06-16 | 1986-06-16 | デイスプレイ装置のスクロ−ル制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62296191A true JPS62296191A (ja) | 1987-12-23 |
Family
ID=15255223
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61139860A Pending JPS62296191A (ja) | 1986-06-16 | 1986-06-16 | デイスプレイ装置のスクロ−ル制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62296191A (ja) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51142917A (en) * | 1975-06-04 | 1976-12-08 | Hitachi Ltd | Displaying device that can shift letters continuously |
| JPS5484431A (en) * | 1977-12-17 | 1979-07-05 | Asahi Housou Kk | Braun tube display unit |
| JPS57114180A (en) * | 1980-12-30 | 1982-07-15 | Nippon Electric Co | Cathode-ray tube figure display device |
| JPS58145988A (ja) * | 1982-02-25 | 1983-08-31 | 日本電気株式会社 | 陰極線管図形表示装置 |
| JPS59116788A (ja) * | 1982-12-24 | 1984-07-05 | 株式会社日立製作所 | 映像信号制御装置 |
| JPS59121091A (ja) * | 1982-12-27 | 1984-07-12 | 松下電器産業株式会社 | 表示装置 |
| JPS59172685A (ja) * | 1983-03-22 | 1984-09-29 | 松下電器産業株式会社 | 表示装置 |
| JPS60118888A (ja) * | 1983-11-15 | 1985-06-26 | モトローラ・インコーポレーテツド | ビデオ表示発生装置用の水平平滑化スクローリングシステム及び方法 |
-
1986
- 1986-06-16 JP JP61139860A patent/JPS62296191A/ja active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51142917A (en) * | 1975-06-04 | 1976-12-08 | Hitachi Ltd | Displaying device that can shift letters continuously |
| JPS5484431A (en) * | 1977-12-17 | 1979-07-05 | Asahi Housou Kk | Braun tube display unit |
| JPS57114180A (en) * | 1980-12-30 | 1982-07-15 | Nippon Electric Co | Cathode-ray tube figure display device |
| JPS58145988A (ja) * | 1982-02-25 | 1983-08-31 | 日本電気株式会社 | 陰極線管図形表示装置 |
| JPS59116788A (ja) * | 1982-12-24 | 1984-07-05 | 株式会社日立製作所 | 映像信号制御装置 |
| JPS59121091A (ja) * | 1982-12-27 | 1984-07-12 | 松下電器産業株式会社 | 表示装置 |
| JPS59172685A (ja) * | 1983-03-22 | 1984-09-29 | 松下電器産業株式会社 | 表示装置 |
| JPS60118888A (ja) * | 1983-11-15 | 1985-06-26 | モトローラ・インコーポレーテツド | ビデオ表示発生装置用の水平平滑化スクローリングシステム及び方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5142276A (en) | Method and apparatus for arranging access of vram to provide accelerated writing of vertical lines to an output display | |
| US4755810A (en) | Frame buffer memory | |
| US4933879A (en) | Multi-plane video RAM | |
| JPH06138856A (ja) | 出力ディスプレイ・システム | |
| JPH10505935A (ja) | 改善されたメモリアーキテクチャ、及びこれを利用するデバイス、システム及び方法 | |
| JPS6125188A (ja) | 画像表示装置 | |
| US4888582A (en) | Apparatus for storing multi-bit pixel data | |
| US4912658A (en) | Method and apparatus for addressing video RAMS and refreshing a video monitor with a variable resolution | |
| KR880011671A (ko) | 하드웨어윈도우 기능을 갖는 비트맵 표시장치 | |
| EP0456394B1 (en) | Video memory array having random and serial ports | |
| JPS62296191A (ja) | デイスプレイ装置のスクロ−ル制御装置 | |
| JPH0713787B2 (ja) | デイスプレイ制御用回路 | |
| JPH08505244A (ja) | ウィンドウ動作用に設計されたフレーム・バッファ・システムにおいてスクロール・レートを増大させる方法及び装置 | |
| JPS6398693A (ja) | デイジタル表示システム | |
| US4956640A (en) | Method and apparatus for controlling video display priority | |
| US5767831A (en) | Dot-matrix display for screen having multiple portions | |
| KR100217277B1 (ko) | Pdp-tv의 sdram 인터페이스. | |
| JPS61180291A (ja) | ドツト文字表示装置 | |
| JPS61250729A (ja) | シフタ回路 | |
| JP3470925B2 (ja) | 表示装置 | |
| KR100307597B1 (ko) | 펄스폭 구동 방식의 디스플레이 장치를 위한 화상 데이터 저장 방법 및 이에 적합한 독출 방법 | |
| KR100217281B1 (ko) | Sdram 인터페이스 장치를 이용한 pdp-tv. | |
| JPH0229780A (ja) | Ｌｃｄ表示装置 | |
| JPS6330985A (ja) | 直線描画方式 | |
| JPH0394294A (ja) | ディスプレイメモリ装置 |